摩爾定(ding)律(lv)(lv)和(he)登納德(de)縮放(fang)(fang)定(ding)律(lv)(lv)的放(fang)(fang)緩引發了人們對特定(ding)應(ying)用(yong)指令(ling)集(ji)處(chu)理器 (ASIP) 的關注。ASIP實現(xian)了為特定(ding)應(ying)用(yong)領(ling)域量身定(ding)制的專用(yong)指令(ling)集(ji)架構 (ISA)，它們通(tong)(tong)常會從某個(ge)基線開始(shi)設(she)計，比如從RISC-V ISA開始(shi)。ASIP可以替(ti)代傳統(tong)(tong)的固(gu)定(ding)功能硬件(jian)加速器，同時引入軟件(jian)可編程性，從而在(zai)設(she)計過程和(he)最終產品中實現(xian)更(geng)高(gao)的靈活性與敏捷性。通(tong)(tong)過維護RISC-V ISA基線，促進了與現(xian)有處(chu)理器生態系(xi)統(tong)(tong)的兼容性和(he)復(fu)用(yong)性。
新(xin)思(si)科技的(de)ASIP Designer是業界領先的(de)，用(yong)(yong)于(yu)設計、實現、編程和(he)(he)驗證(zheng)專用(yong)(yong)指令集處(chu)理器(qi)(qi)的(de)工具。從單一特(te)定(ding)處(chu)理器(qi)(qi)描述開始(shi)，設計人員可(ke)(ke)以(yi)立(li)即(ji)獲得一個優化(hua)的(de)C/C++ 編譯器(qi)(qi)、周期精確的(de)模擬器(qi)(qi)和(he)(he)可(ke)(ke)綜合的(de)ASIP硬件實現。使用(yong)(yong)獨有的(de)Compiler-in-the-loop?和(he)(he)Synthesis-in-the-loop?方法學，可(ke)(ke)以(yi)快速優化(hua)ISA和(he)(he)微架構以(yi)適(shi)應特(te)定(ding)應用(yong)(yong)領域。
去年(nian)6月(yue)，新(xin)思(si)(si)科(ke)技(ji)(ji)聯合智東西公開課策劃(hua)推出了「新(xin)思(si)(si)科(ke)技(ji)(ji)ASIP特(te)定領域處(chu)理(li)(li)器(qi)設計在線研討會」，以閉門(men)形式進(jin)(jin)行。新(xin)思(si)(si)科(ke)技(ji)(ji)處(chu)理(li)(li)器(qi)解決方案產品線高級技(ji)(ji)術(shu)經理(li)(li)王偉、新(xin)思(si)(si)科(ke)技(ji)(ji)ASIP工具高級應用(yong)工程師翟寶陸兩位技(ji)(ji)術(shu)專家，分(fen)別圍繞《使(shi)用(yong)ASIP Designer加速特(te)定領域處(chu)理(li)(li)器(qi)設計》、《案例(li)研究：加速MobileNetV3的AI專用(yong)處(chu)理(li)(li)器(qi)Tmoby》、《案例(li)研究：利(li)用(yong)ASIP Designer實現立體圖像匹配加速器(qi)Tmatch》進(jin)(jin)行了直(zhi)播講解。
6月20日，「新思科技ASIP特定領域處理器設計在線研討會」第二期將開講。這一期擬于下午13點半開始，并將開放直播。新思科技（中國）ARC處理器解決方案資深應用工程師毛海雪、新思科技（中國）ASIP Designer工具集資深應用工程師翟寶陸兩位技術專家將進行分享，主題分別為《特定領域處理器和ASIP Designer概述》、《案例研究：用于加速后量子密碼學應用的ASIP》。
主題介紹
主題一：《特定領域處理器和ASIP Designer概述》
特(te)定(ding)領域處理器（也稱為特(te)定(ding)應用(yong)處理器，ASIP）通過軟件(jian)編程將硬(ying)件(jian)定(ding)制化與靈(ling)活性相結合。
本次(ci)分享，將(jiang)(jiang)由新思(si)科技（中國）ARC處理器解決方案(an)資深應用(yong)工(gong)程(cheng)師(shi)毛海雪、ASIP Designer工(gong)具(ju)集(ji)資深應用(yong)工(gong)程(cheng)師(shi)翟寶(bao)陸(lu)共同(tong)帶來。兩位技術專家(jia)除了(le)會詳細介紹ASIP概念，還將(jiang)(jiang)重點(dian)解讀新思(si)科技ASIP Designer工(gong)具(ju)套件的(de)特性(xing)。
主題二：《案例研究：用于加速后量子密碼學應用的ASIP》
Kyber是第(di)一(yi)個標(biao)準化的密鑰加(jia)密機制，旨(zhi)在抵御未來(lai)強大(da)的量(liang)子(zi)計算機的攻擊，由于大(da)量(liang)使用散(san)列等，其(qi)計算要(yao)求非(fei)常高。
在(zai)(zai)本案例研究中，新思科技開發了(le)一個為加速Kyber而優化(hua)(hua)的(de)(de)(de)ASIP。我們以一個RISC-V基礎(chu)模型作為設計起點(dian)，在(zai)(zai)這個處理器上，編譯和剖析的(de)(de)(de)一個開源(yuan)的(de)(de)(de)Kyber實現，并逐(zhu)步引入(ru)一些(xie)定制(zhi)化(hua)(hua)的(de)(de)(de)架構(gou)特性(xing)。利(li)用ASIP Designer的(de)(de)(de)Compiler-in-the-loop ?和 Synthesis-in-the-loop ?優化(hua)(hua)流(liu)程(cheng)(cheng)，快(kuai)速探索了(le)多種實現方(fang)案及(ji)其(qi)(qi)性(xing)能與成本的(de)(de)(de)權衡。這些(xie)流(liu)程(cheng)(cheng)允許(xu)對應用程(cheng)(cheng)序代碼和ASIP架構(gou)進行(xing)不斷的(de)(de)(de)共(gong)同優化(hua)(hua)，同時在(zai)(zai)每個步驟中驗證(zheng)其(qi)(qi)正確性(xing)和性(xing)能。
報名方式
對此次研(yan)討會感(gan)興趣的朋(peng)友(you)，可以(yi)掃描上(shang)方(fang)海(hai)報(bao)(bao)底部二維碼，添加小(xiao)助(zhu)手奇(qi)(qi)普進行報(bao)(bao)名(ming)。已添加過奇(qi)(qi)普的老(lao)朋(peng)友(you)，可以(yi)給奇(qi)(qi)普私信，發送(song)“新思2303”即可報(bao)(bao)名(ming)。
同時，為了(le)方便(bian)大家交(jiao)流(liu)(liu)和咨詢(xun)，針對「新思(si)科技ASIP特定領域(yu)處理器設計在(zai)線(xian)研討會」第二期(qi)還(huan)設置了(le)專屬交(jiao)流(liu)(liu)群，將會邀請兩(liang)位(wei)主講人加入。希望加入交(jiao)流(liu)(liu)群與主講人直接認識和交(jiao)流(liu)(liu)的(de)朋友(you)，也可以奇(qi)普西(xi)進行申請。
