人(ren)(ren)工智能(neng)的(de)(de)(de)革命引(yin)發了人(ren)(ren)們(men)對于專(zhuan)用(yong)指(zhi)令集處(chu)理器（ASIP）日益增強的(de)(de)(de)關注。這些處(chu)理器通常從諸(zhu)如RISC-V ISA這樣的(de)(de)(de)基(ji)線(xian)開始(shi)，實現專(zhuan)門針對人(ren)(ren)工智能(neng)應用(yong)領域(yu)定(ding)制的(de)(de)(de)指(zhi)令集架構（ISA）。ASIP可以取(qu)代傳(chuan)統的(de)(de)(de)固定(ding)功能(neng)硬件加速器，從而(er)(er)在人(ren)(ren)工智能(neng)加速領域(yu)引(yin)入軟件可編程性，進而(er)(er)在設計(ji)過(guo)程和最終產品(pin)中都帶來更多(duo)的(de)(de)(de)靈活性和敏捷性。通過(guo)維持RISC-V ISA基(ji)線(xian)，能(neng)夠(gou)很好的(de)(de)(de)兼容(rong)和復(fu)用(yong)現有(you)處(chu)理器生態系統。
新思科技ASIP Designer是用(yong)于設(she)計、實(shi)現(xian)(xian)、編程和(he)驗證專用(yong)指(zhi)令(ling)(ling)集處(chu)理器(qi)(qi)的(de)行(xing)業領先工具。從(cong)單一的(de)處(chu)理器(qi)(qi)描述開始，設(she)計人員能立即獲得一個優化(hua)的(de) C/C++編譯器(qi)(qi)、周期精確的(de)指(zhi)令(ling)(ling)集模擬(ni)器(qi)(qi)以及(ji)該(gai)(gai)ASIP的(de)可綜合(he)硬件(jian)實(shi)現(xian)(xian)。通(tong)過使用(yong)獨有的(de)Compiler-in-the-loop?和(he)Synthesis-in-the-loop?技術，可以快速(su)針(zhen)對該(gai)(gai)應用(yong)領域進(jin)行(xing)指(zhi)令(ling)(ling)集架構(gou)和(he)微架構(gou)的(de)迭代優化(hua)。
6月27日13:30，智猩猩聯合新思科技策劃推出的「專用指令集處理器ASIP 2024在線研討會」將開講，由新思科技（中國）處理器解決方案資深應用工程師毛海雪、ASIP Designer工具集資深應用工程師翟寶陸兩位技術專家共同(tong)主講。
本(ben)次研(yan)討會(hui)，毛海雪、翟(zhai)寶陸兩位技術(shu)專家將(jiang)向(xiang)大家介紹新思科技ASIP Designer工具套件的(de)特(te)性(xing)，并從(cong)指令(ling)級(ji)并行、數據級(ji)并行、單指令(ling)多數據以及(ji)定制(zhi)功能單元等方面，探討常用(yong)于加速AI應(ying)用(yong)的(de)ASIP架構(gou)特(te)征。之(zhi)后，將(jiang)結(jie)合兩個實際案例，詳解如何利用(yong)ASIP Designer加速特(te)定領域處(chu)理器設計。
主題介紹
主題：《ASIP Designer工具介紹》
主講人：新思科技（中國）處理器解決方案資深應用工程師毛海雪
內容概要：
特定領域(yu)處(chu)理器(qi)（也稱為專用(yong)指令(ling)集(ji)處(chu)理器(qi)，ASIP）通過(guo)軟件(jian)編程(cheng)將(jiang)硬件(jian)定制化與(yu)靈活性相結合。?本次分(fen)享(xiang)將(jiang)介紹ASIP的(de)概(gai)念，并將(jiang)概(gai)述新思科技的(de)ASIP Designer工具套(tao)件(jian)。
主題：《面向人工智能應用的ASIP架構特征》
主講人：新思科技（中國）ASIP?Designer工具資深應用工程師翟寶陸
內容概要：
本(ben)次(ci)分享中(zhong)，我(wo)們將(jiang)探討常(chang)用(yong)于(yu)加速人(ren)工智能應用(yong)的(de)架(jia)構特征(zheng)，并(bing)且這(zhe)些架(jia)構特征(zheng)在ASIP Designer中(zhong)都有(you)很好的(de)支持。這(zhe)些特征(zheng)包括指令級并(bing)行、數據級并(bing)行、單(dan)指令多(duo)數據（SIMD）以及(ji)定制(zhi)功能單(dan)元。我(wo)們將(jiang)涉(she)及(ji)這(zhe)些特征(zheng)的(de)建模(mo)、編譯器的(de)使用(yong)以及(ji)優化的(de)RTL代碼的(de)生成等。
主題：《案例研究：Tact，用于加速Swish和RMSNorm的專用指令集處理器》
主講人：新思科技（中國）ASIP?Designer工具資深應用工程師翟寶陸
內容概要：
在本案例(li)研究(jiu)中，我們(men)將(jiang)介紹(shao)如(ru)何(he)設計(ji)和實現一(yi)款用(yong)于(yu)加速Swish和RMSNorm的(de)ASIP的(de)案例(li)研究(jiu)，這(zhe)兩(liang)種算(suan)法在人(ren)工(gong)智能/神(shen)經(jing)網(wang)絡領(ling)域廣(guang)為人(ren)知且被廣(guang)泛使用(yong)。我們(men)將(jiang)從(cong)功能和架(jia)構需求出發(fa)，闡述(shu)設計(ji)背后的(de)原因，以及ASIP Designer工(gong)具如(ru)何(he)幫助創建一(yi)個(ge)高效的(de)處理(li)器架(jia)構和包含自(zi)定義數(shu)據類型的(de)最優C語(yu)言應用(yong)程序。
主題：《smarT，用于中等復雜度的人工智能應用的專用指令集處理器》
主講人：新思科技（中國）ASIP?Designer工具資深應用工程師翟寶陸
內容概要：
在(zai)本案例研究中(zhong)(zhong)，我們將展示一(yi)個使(shi)(shi)用(yong)面(mian)向微控(kong)制(zhi)器(qi)的(de)(de)(de)TensorFlow精簡(jian)版（TFLM）框架的(de)(de)(de)用(yong)于邊(bian)緣(yuan)人工智能應用(yong)的(de)(de)(de)高(gao)效ASIP。通(tong)過對簡(jian)單的(de)(de)(de)RISC-V處(chu)理器(qi)進(jin)(jin)行定制(zhi)化和(he)(he)擴(kuo)展，使(shi)(shi)性能提(ti)(ti)高(gao)了350倍，而邏輯門數(shu)(shu)增(zeng)加(jia)僅為7倍。該(gai)處(chu)理器(qi)利(li)用(yong)指令(ling)級并行（ILP）、定制(zhi)指令(ling)/寄(ji)存器(qi)、小向量（SIMD）、資源(yuan)共享和(he)(he)其他技術來實現這一(yi)目標。通(tong)過在(zai)ASIP寄(ji)存器(qi)文(wen)件中(zhong)(zhong)復用(yong)數(shu)(shu)據，可以(yi)(yi)顯(xian)著降低本地內存帶(dai)寬需求。同(tong)樣，低開銷的(de)(de)(de)DMA和(he)(he)循環地址生成(cheng)單元（AGU）實現了小型且高(gao)效的(de)(de)(de)本地內存使(shi)(shi)用(yong)。ASIP?Designer工具對處(chu)理器(qi)架構(gou)提(ti)(ti)供了很(hen)好的(de)(de)(de)控(kong)制(zhi)，并即時提(ti)(ti)供反饋以(yi)(yi)進(jin)(jin)行相關(guan)的(de)(de)(de)設計權(quan)衡。
報名方式
對此次研討會感興趣的朋友，可以掃描上方海報底部二維碼，添加小助手陳晨進行報名。已添加過陳晨的老朋友，可以給陳晨私信，發送“ASIP”即可報名。
我們(men)會為審(shen)核(he)通過的朋友推送直(zhi)播鏈接。同時，本(ben)次研討會也組建(jian)了交(jiao)流群(qun)，直(zhi)播開(kai)始前(qian)會邀(yao)請(qing)審(shen)核(he)通過的相關朋友入群(qun)交(jiao)流。
