生成(cheng)式AI時(shi)代，大模型及AIGC的快速發展(zhan)推動著(zhu)計算需求的高速增長(chang)。

從服務器到邊緣，再到AI手機、AI PC、AIoT、智能汽車，各(ge)個領域的(de)AI芯片(pian)玩家(jia)都(dou)面臨著新的(de)機遇和挑戰。

AI大模型與各個賽道(dao)的(de)(de)(de)結(jie)合，帶(dai)來了(le)新(xin)的(de)(de)(de)體驗革新(xin)，這些新(xin)體驗的(de)(de)(de)落地則離不開各類AI芯片(pian)的(de)(de)(de)支撐。放眼全球，產業格局的(de)(de)(de)激烈(lie)變動，也(ye)讓更(geng)多中(zhong)國AI芯片(pian)企業看到了(le)新(xin)的(de)(de)(de)發展機會。

與此同時，芯(xin)片設(she)計(ji)的(de)復(fu)雜(za)度(du)不斷(duan)提(ti)升、產品快速量產上市的(de)要求(qiu)不斷(duan)增加、新(xin)興應用(yong)市場不斷(duan)涌現，投資和成本的(de)壓力也水(shui)漲船高。

AI芯片(pian)作為AI產業發展的“基(ji)石”，是實現(xian)AI產業化(hua)落地的核心力量，對AI技(ji)術的進步和行業應用都起(qi)著決定性(xing)作用。

如今各路AI芯片創企可謂是百家爭鳴，群雄逐鹿成為國內AI芯片產業的主基調。在這樣(yang)的產業背景下，我(wo)們將(jiang)全球頂級AI芯片產學研用及投(tou)融資領域專家們聚集(ji)起(qi)來，為他(ta)們提供思(si)想交(jiao)鋒(feng)、觀(guan)點碰(peng)撞的平臺。

9月6-7日，2024全球AI芯片峰會（GACS 2024）將在北京新云南皇冠假日酒店盛大舉辦。全球AI芯片峰會至今已成功舉辦六屆，現已成為國內規模最大、規格最高、影響力最強的產業峰會之一。

本屆峰會由芯東西與智猩猩共同主辦，以「智算紀元 共筑芯路」為主題。峰會采用“主會議+技術論壇+展覽展示”的全新形式。主會(hui)(hui)議由一場開(kai)幕(mu)式，以及(ji)數據(ju)中(zhong)心AI芯片(pian)(pian)(pian)、AI芯片(pian)(pian)(pian)架(jia)構創新(xin)(xin)、邊(bian)緣/端側AI芯片(pian)(pian)(pian)三場專場會(hui)(hui)議組成，將(jiang)(jiang)在主會(hui)(hui)場進(jin)行(xing)；技(ji)術論(lun)壇(tan)分為Chiplet關鍵技(ji)術論(lun)壇(tan)、智(zhi)算集群技(ji)術論(lun)壇(tan)和中(zhong)國RISC-V計算芯片(pian)(pian)(pian)創新(xin)(xin)論(lun)壇(tan)，將(jiang)(jiang)在分會(hui)(hui)場進(jin)行(xing)。

峰會同期還將布設展區，展示AI芯片產業鏈優秀企業的最新技術、產品與方案。同時，峰會期間，還將重磅揭曉兩大AIIP AI生產力創新先鋒企業榜單，分別是2024年度中國智算集群解決方案企業TOP 20、2024年度中國AI芯片新銳企業TOP 10。

此前，我們共向大家公布了31位演講嘉賓。（、、）

今天，我們向(xiang)大家(jia)公布峰會的(de)最新進展！

一、最新36位嘉賓確認演講 架構創新專場陣容敲定

2024全球AI芯片峰會共計兩天日程，主會議由一場開幕式，以及數據中心AI芯片、AI芯片架構創新、邊緣/端側AI芯片三場專場會議組成，將在主會場進行；技術論壇分為Chiplet關鍵技術論壇、智算集群技術論壇和中國RISC-V計算芯片創新論壇，將在分會場進行。

清(qing)華大(da)學教授(shou)、集成電路(lu)學院(yuan)副(fu)院(yuan)長尹(yin)首一將在開(kai)幕(mu)式(shi)做主(zhu)題(ti)報告(gao)。同(tong)時，AMD人(ren)工智能事業部高(gao)(gao)級總監王(wang)宏強(qiang)，高(gao)(gao)通AI產品技術中國(guo)區負責人(ren)萬衛(wei)星，清(qing)華大(da)學交叉信(xin)息研究院(yuan)、人(ren)工智能學院(yuan)助(zhu)理教授(shou)、北極雄芯創始人(ren)馬愷聲，也(ye)將在開(kai)幕(mu)式(shi)進行主(zhu)題(ti)演講。

在數據中心AI芯片(pian)專場，6位嘉賓已確認參會，并分別(bie)進行主題(ti)演(yan)講。他們是：Habana中國區負(fu)責人于明揚，壁仞科(ke)技副(fu)總裁兼AI軟件首(shou)席(xi)架構(gou)師丁(ding)云帆(fan)，中昊芯英創始人、CEO楊龔軼凡(fan)，浪潮(chao)信息開放加速計算產(chan)品負(fu)責人Stephen Feng，芯和半(ban)導體技術市場總監黃曉波(bo)，Alphawave亞太地(di)區業務總監郭大瑋。

云天勵飛副(fu)總(zong)裁、芯(xin)片業務線總(zong)經理李(li)愛軍，后摩智(zhi)(zhi)能聯合創(chuang)始人、產品(pin)副(fu)總(zong)裁信(xin)曉(xiao)旭，安謀(mou)科技產品(pin)總(zong)監(jian)楊磊(lei)，智(zhi)(zhi)芯(xin)科創(chuang)始人兼CEO顧渝驄(cong)，聆思(si)科技副(fu)總(zong)裁徐燕松，視海(hai)芯(xin)圖創(chuang)始人&董(dong)事(shi)長許(xu)達文(wen)，富瀚微資(zi)深(shen)市場(chang)總(zong)監(jian)馮曉(xiao)光，將在邊(bian)緣/端側(ce)AI芯(xin)片專場(chang)發表主題演(yan)講(jiang)。

芯(xin)動科技(ji)IP研(yan)發副總裁高專、硅芯(xin)科技(ji)總經理趙毅、銳(rui)杰微(wei)董事長方家恩三位專家，將在Chiplet關鍵(jian)技(ji)術論壇，圍繞(rao)UCIe Chiplet IP、2.5D/3D IC協同設計仿真EDA工具和(he)先(xian)進(jin)封裝(zhuang)進(jin)行(xing)主(zhu)題報告。

摩爾(er)線程(cheng)高級產(chan)品總監付海良、昆侖萬維(wei)AI Infra負責人成誠、智源研(yan)究院研(yan)究員敖玉龍(long)三位技術(shu)專家，將(jiang)在智算集群技術(shu)論壇發表(biao)演講(jiang)。

在中(zhong)國RISC-V計(ji)算(suan)(suan)芯(xin)片(pian)創新(xin)論壇(tan)，算(suan)(suan)能高級副總(zong)裁高鵬、躍昉科技(ji)研發副總(zong)裁袁博滸、芯(xin)來(lai)科技(ji)CEO彭劍英(ying)、賽昉科技(ji)NoC首席架構(gou)(gou)師葛治國、澎峰科技(ji)創始(shi)人(ren)&CEO張先軼、兆松科技(ji)聯合創始(shi)人(ren)兼CTO伍華林6位大(da)咖已確認參會，他們將分別圍繞異(yi)構(gou)(gou)計(ji)算(suan)(suan)、邊(bian)緣AI芯(xin)片(pian)、IP商業化(hua)要素、片(pian)上網絡(luo)NoC、大(da)模型推(tui)理引擎、AI編譯器等，全(quan)方位解讀(du)RISC-V產業的生態發展與創新(xin)。

而AI芯片架構創新專場的7位演講嘉賓已全部敲定，他們分別是：北京超弦存儲器研究院首席科學家戴瑾，蘋芯科技CEO楊越，珠海芯動力創始人兼CEO李原，億鑄科技創始人、董事長兼CEO熊大鵬，時識科技創始人兼CEO喬寧，鋒行致遠創始人兼CEO孫唐，PhySim資深產品工程師黃建偉。

目前(qian)，主會(hui)議和技術論壇已有20位演講(jiang)嘉賓主題出爐，下面為大(da)家一一介(jie)紹。

二、20位嘉賓演講主題出爐 更多即將披露

1、清華大學交叉信息研究院、人工智能學院助理教授、北極雄芯創始人 馬愷聲

演講主題：《Chiplet邁向大芯(xin)片：計(ji)算(suan)、存儲與互(hu)聯》

內容概要：本演講將從大芯(xin)片需求出(chu)發，探(tan)討大模型、自動駕駛、機器(qi)人等對芯(xin)片的(de)需求，繼而從計算(suan)、帶(dai)寬(kuan)供(gong)給和互聯三個(ge)方向(xiang)討論(lun)Chiplet相(xiang)關的(de)解(jie)決方案。

2、壁仞科技副總裁兼AI軟件首席架構師 丁云帆

演講主題：《國(guo)產GPU如(ru)何系統性的解決大模(mo)型算力(li)難(nan)題》

內容概要：以ChatGPT為(wei)代(dai)表的(de)(de)(de)大(da)(da)(da)模(mo)(mo)型技術引發了(le)(le)(le)新一輪的(de)(de)(de)科(ke)技革(ge)命，國內(nei)(nei)外呈現(xian)了(le)(le)(le)百模(mo)(mo)爭(zheng)艷(yan)的(de)(de)(de)狀(zhuang)態，并且(qie)已經(jing)開(kai)始了(le)(le)(le)廣泛(fan)的(de)(de)(de)應(ying)用落(luo)地(di)。大(da)(da)(da)模(mo)(mo)型的(de)(de)(de)訓練(lian)(lian)和落(luo)地(di)帶(dai)(dai)來了(le)(le)(le)巨大(da)(da)(da)的(de)(de)(de)算(suan)(suan)力需(xu)求(qiu)，以LLaMA3 千億參數為(wei)例，Meta建設了(le)(le)(le)18000個H100的(de)(de)(de)集(ji)群(qun)來滿(man)足(zu)訓練(lian)(lian)需(xu)求(qiu)。目前國內(nei)(nei)存(cun)在著較大(da)(da)(da)的(de)(de)(de)算(suan)(suan)力供應(ying)瓶頸，這(zhe)也給國產AI芯片(pian)帶(dai)(dai)來了(le)(le)(le)巨大(da)(da)(da)機遇，國產千卡(ka)集(ji)群(qun)在逐(zhu)步(bu)落(luo)地(di)應(ying)用。大(da)(da)(da)模(mo)(mo)型訓練(lian)(lian)是一個系統(tong)工(gong)程，需(xu)要(yao)軟(ruan)硬件協(xie)同(tong)(tong)，算(suan)(suan)法與工(gong)程協(xie)同(tong)(tong)，對計算(suan)(suan)機體系結構(gou)(gou)如計算(suan)(suan)、存(cun)儲、通信都帶(dai)(dai)來了(le)(le)(le)巨大(da)(da)(da)挑戰，另外千卡(ka)集(ji)群(qun)對并行擴展、穩(wen)定可靠、彈性(xing)伸縮提出了(le)(le)(le)更(geng)高(gao)的(de)(de)(de)要(yao)求(qiu)，同(tong)(tong)時不同(tong)(tong)異(yi)構(gou)(gou)GPU集(ji)群(qun)形成(cheng)了(le)(le)(le)算(suan)(suan)力孤(gu)島，如何實現(xian)異(yi)構(gou)(gou)GPU協(xie)同(tong)(tong)訓練(lian)(lian)通過(guo)算(suan)(suan)力聚合共同(tong)(tong)訓練(lian)(lian)大(da)(da)(da)模(mo)(mo)型非常關鍵。針對上述挑戰，壁(bi)仞科(ke)技基(ji)于其高(gao)性(xing)能(neng)國產GPU打(da)造了(le)(le)(le)軟(ruan)硬一體、全棧優化、異(yi)構(gou)(gou)協(xie)同(tong)(tong)、開(kai)源開(kai)放的(de)(de)(de)大(da)(da)(da)模(mo)(mo)型整體解(jie)決方案。

本次演講將從硬(ying)件集群算(suan)(suan)力(li)(li)、軟件有效算(suan)(suan)力(li)(li)、異構聚合算(suan)(suan)力(li)(li)三個維度分享壁(bi)仞科技如何系統性的解(jie)決大模(mo)型算(suan)(suan)力(li)(li)難題(ti)。

3、中昊芯英創始人、CEO 楊龔軼凡

演講主題：《從(cong)GPU到TPU，AI大模型基礎設(she)施的變遷與未來》

內容概要：每一次歷史(shi)性的(de)科技(ji)(ji)浪潮(chao)中，底(di)層基礎(chu)設施的(de)革新(xin)總(zong)是扮演著至關重要的(de)角色。市場容量巨(ju)大(da)的(de)應用(yong)領(ling)(ling)域(yu)，其(qi)計(ji)算(suan)芯片(pian)硬件體系架構往(wang)往(wang)呈(cheng)現出從通用(yong)型(xing)逐漸演變為專用(yong)型(xing)的(de)歷史(shi)規律。如今，隨著大(da)模(mo)型(xing)計(ji)算(suan)需求和復(fu)雜度的(de)指數級(ji)增長，傳(chuan)統GPU在用(yong)于大(da)模(mo)型(xing)訓練時的(de)成本高(gao)(gao)、算(suan)力利用(yong)率低、能(neng)耗大(da)的(de)瓶頸(jing)開始顯現。全(quan)球科技(ji)(ji)巨(ju)頭(tou)如微軟、AWS、特斯拉和OpenAI，以及新(xin)興的(de)明星初創(chuang)企業如Groq和Etched，都在探索研發AI專用(yong)芯片(pian)以替(ti)代英(ying)偉達GPU；7月底(di)，蘋(pin)果公司(si)也宣布使(shi)用(yong)谷歌TPU（張量處(chu)理(li)器）而(er)非英(ying)偉達GPU來訓練其(qi)AI模(mo)型(xing)。全(quan)球AI領(ling)(ling)域(yu)，正發生著使(shi)用(yong)非GPU架構來構建更高(gao)(gao)效(xiao)的(de)大(da)模(mo)型(xing)基礎(chu)設施的(de)轉向。

TPU是谷歌(ge)專(zhuan)為加(jia)速機器學習和深度學習任務而(er)設(she)計的(de)(de)專(zhuan)用芯片，專(zhuan)注于(yu)大(da)模(mo)型(xing)(xing)訓練和推理中常用的(de)(de)張量運(yun)算。在此次(ci)演講中，曾(ceng)在谷歌(ge) TPU 核心研(yan)(yan)發(fa)團隊深度參與(yu)過(guo) TPU v2/3/4 的(de)(de)設(she)計與(yu)研(yan)(yan)發(fa)工作的(de)(de)楊龔軼(yi)凡，將分享AI算力硬件(jian)的(de)(de)進化歷史與(yu)趨勢，TPU與(yu)GPU的(de)(de)關鍵差異(yi)及用于(yu)大(da)模(mo)型(xing)(xing)訓練時的(de)(de)優勢，以及中昊芯英自研(yan)(yan)的(de)(de)國(guo)內首枚且(qie)唯一已量產(chan)的(de)(de)全國(guo)產(chan)自主可控TPU 架構(gou)AI芯片如(ru)何(he)重(zhong)塑AI大(da)模(mo)型(xing)(xing)算力基礎(chu)設(she)施。

4、芯和半導體技術市場總監 黃曉波

演講主題：《EDA使能AGI時代大(da)算力芯片Chiplet集成系統開發(fa)》

內容概要：人工(gong)智(zhi)能與算力(li)設(she)施等新質(zhi)生產力(li)重塑行業(ye)數字化(hua)轉型，同時人工(gong)智(zhi)能對(dui)算力(li)的(de)需求(qiu)永無止(zhi)境，高(gao)性(xing)能計(ji)算芯片(pian)采用Chiplet技術(shu)已成為后(hou)摩爾時代的(de)行業(ye)共(gong)識，有力(li)突破(po)了半導(dao)體晶圓先進(jin)制程工(gong)藝帶來的(de)芯片(pian)PPA提升瓶(ping)頸。Chiplet集成系統(tong)面臨(lin)架構(gou)探索、頂層規劃、物(wu)理實現、多(duo)物(wu)理場(chang)分析、系統(tong)驗(yan)證(zheng)等一(yi)系列挑戰，構(gou)建針對(dui)Chiplet集成系統(tong)的(de)設(she)計(ji)流程與EDA平臺是Chiplet產品(pin)落地的(de)首要考慮。

本次分享將聚焦當前大算力芯片Chiplet設計的典型應用，結(jie)合實際案例闡(chan)述Chiplet新的設計流程(cheng)與(yu)多(duo)物(wu)理(li)場仿真EDA方(fang)案，解決(jue)信號(hao)完(wan)整性、電源完(wan)整性、熱及應力等方(fang)面的問(wen)題，助力用戶(hu)加速Chiplet集成系(xi)統的開發與(yu)優化。

5、蘋芯科技CEO 楊越

演講主題：《存算的進(jin)階——從神經網絡到大模型》

內容概要：存(cun)(cun)算(suan)(suan)一(yi)(yi)體技術正在深度參(can)與AI芯片(pian)(pian)(pian)的(de)(de)(de)(de)設計與落(luo)地。基于靜態隨機存(cun)(cun)儲器SRAM的(de)(de)(de)(de)存(cun)(cun)算(suan)(suan)一(yi)(yi)體芯片(pian)(pian)(pian)已經在AI 1.0領域(yu)內開啟了落(luo)地之旅，憑借突破性的(de)(de)(de)(de)高(gao)(gao)能(neng)(neng)效比(bi)，這類芯片(pian)(pian)(pian)給予了端側電子產品前所未有的(de)(de)(de)(de)AI能(neng)(neng)力(li)。另(ling)一(yi)(yi)方面，隨著大模(mo)型技術的(de)(de)(de)(de)成熟與應用推(tui)廣, 內存(cun)(cun)帶(dai)寬(kuan)瓶頸和(he)計算(suan)(suan)能(neng)(neng)效問題顯現。我們從存(cun)(cun)算(suan)(suan)一(yi)(yi)體技術視角分析大模(mo)型加速芯片(pian)(pian)(pian)的(de)(de)(de)(de)解決方法和(he)架構(gou)設計特點(dian)，為降低推(tui)理延遲、提高(gao)(gao)能(neng)(neng)源(yuan)效率、實(shi)現更高(gao)(gao)的(de)(de)(de)(de)并行計算(suan)(suan)能(neng)(neng)力(li)提供一(yi)(yi)個新的(de)(de)(de)(de)思路。

此次演講將深入分析如(ru)何(he)以存算(suan)一(yi)體(ti)(ti)技術為(wei)基(ji)礎，構(gou)建高(gao)效加速AI計算(suan)與(yu)大(da)模(mo)型計算(suan)的芯片架構(gou)。以及(ji)如(ru)何(he)通過這一(yi)技術突破，使(shi)存算(suan)一(yi)體(ti)(ti)芯片在大(da)模(mo)型時代成為(wei)關(guan)鍵的推動(dong)力量，為(wei)未來(lai)AI應用的發(fa)展提供嶄新的機(ji)遇和路徑(jing)。

6、珠海芯動力創始人兼CEO 李原

演講主題：《面向邊緣端大語言模型的RPP架構芯(xin)片(pian)與落地實踐》

內容概要：AI PC作(zuo)為未來的(de)(de)發展趨(qu)勢(shi)，正(zheng)引領(ling)著技術創新的(de)(de)潮流，而大語言模型(xing)在邊緣端(duan)的(de)(de)部署更是這一(yi)趨(qu)勢(shi)中的(de)(de)重要一(yi)環。

為了實(shi)現大語(yu)(yu)言模型在邊緣端的(de)(de)穩(wen)定、高效運行，我(wo)們需(xu)要(yao)(yao)精心規劃技(ji)術路徑和(he)部署策略。芯動力將(jiang)深(shen)入(ru)剖析這一過程中的(de)(de)關鍵要(yao)(yao)素，分享其在硬(ying)件加速(su)技(ji)術方(fang)面的(de)(de)獨到見解(jie)。通(tong)過針對大語(yu)(yu)言模型的(de)(de)計算特性(xing)進行數據流的(de)(de)優化，以可重(zhong)構并(bing)行處(chu)理器(qi)的(de)(de)方(fang)式，來高效靈活的(de)(de)處(chu)理邊緣端大模型的(de)(de)流暢運行。

然而，在這(zhe)個領(ling)域(yu)也面臨著一(yi)些挑戰。模(mo)(mo)型(xing)規模(mo)(mo)不(bu)足和功耗過高都可(ke)能影響邊緣端設備的性能和用戶體驗。因此，尋找一(yi)種(zhong)能夠最好地(di)支(zhi)持大(da)語言模(mo)(mo)型(xing)、適(shi)合其落地(di)的芯片或架構顯得尤為重要。

為此(ci)，芯動力分析(xi)了(le)(le)(le)大語(yu)言模(mo)(mo)型在RPP架構(gou)中如(ru)何(he)支(zhi)持高(gao)效計(ji)(ji)算，與傳(chuan)統GPGPU架構(gou)相比，它(ta)同時(shi)實現了(le)(le)(le)靈活的通用(yong)計(ji)(ji)算，并在低功耗與高(gao)效率方面顯著提(ti)(ti)升。同時(shi)，針對大語(yu)言模(mo)(mo)型的稀疏(shu)化特性進(jin)行(xing)了(le)(le)(le)優化，進(jin)一(yi)步提(ti)(ti)升了(le)(le)(le)內存(cun)利用(yong)率和訪存(cun)效率，降(jiang)低了(le)(le)(le)功耗，從而延(yan)長(chang)了(le)(le)(le)邊(bian)緣端設(she)備(bei)的續航時(shi)間。這一(yi)創新方案為解決當前面臨的挑戰提(ti)(ti)供了(le)(le)(le)新的思路和方向。

7、鋒行致遠創始人兼CEO 孫唐

演講主題：《存算大模型(xing)加速系統》

內容概要：存算一體技術能高效提升AI業務算效比，目前大模型底層架構技術演進迅速，國內芯片到軟件技術都遇到挑戰，目前存算一體技術對于大模型應用系統具有較好的加速協同能力。
本次演講，將分享鋒行致(zhi)遠存(cun)算一體芯(xin)片對相(xiang)關場景加速應用能力和技術細(xi)節。

8、PhySim資深產品工程師 黃建偉

演講主題：《Chiplet先進封裝中的多物理場仿真解(jie)決方(fang)案(an)》

內容概要：隨摩爾定律逼近物理極限，后摩爾時代下的異構集成(Heterogeneous Integration)芯(xin)(xin)片技術——“芯(xin)(xin)粒(li)”(Chiplet )應運(yun)而(er)生(sheng)，將(jiang)一個(ge)功能豐富且面積較(jiao)大的芯(xin)(xin)片拆分成多個(ge)芯(xin)(xin)粒(li)，并(bing)將(jiang)這(zhe)些由(you)不同工藝生(sheng)產的芯(xin)(xin)粒(li)通過(guo)(guo)MCM、2.5D、3D等(deng)先(xian)進(jin)封裝技術組合形成一個(ge)系統芯(xin)(xin)片。通過(guo)(guo)Chiplet技術，可以顯著提升(sheng)芯(xin)(xin)片設計(ji)(ji)的靈(ling)活性及工藝良率，降低(di)設計(ji)(ji)難度與制造(zao)成本。

但隨著先(xian)進封裝中芯片(pian)堆疊數量與(yu)互(hu)連密度的(de)(de)增(zeng)加(jia)(jia)，芯片(pian)的(de)(de)發(fa)熱(re)(re)問題變得愈(yu)加(jia)(jia)嚴重、散熱(re)(re)也更加(jia)(jia)困難。如果不能(neng)較(jiao)(jiao)好地解決發(fa)熱(re)(re)與(yu)散熱(re)(re)問題，芯片(pian)內部累(lei)積的(de)(de)焦耳熱(re)(re)則會(hui)對(dui)其性能(neng)造成影響，還(huan)可能(neng)會(hui)帶來較(jiao)(jiao)高(gao)的(de)(de)熱(re)(re)應力風險(xian)。

除此之外，由于信號(hao)速率的(de)(de)提(ti)升，信號(hao)通道(dao)對高速信號(hao)的(de)(de)影響也不容(rong)忽視(shi)，其中損耗(hao)、反射以(yi)及信號(hao)間的(de)(de)串擾(rao)等(deng)問題尤(you)為突(tu)出。

PhySim自主(zhu)研發的(de)的(de)多物(wu)理場(chang)仿(fang)真(zhen)平臺(tai)可(ke)以對先進(jin)封裝中(zhong)的(de)多物(wu)理場(chang)問題進(jin)行高性能仿(fang)真(zhen)，其(qi)中(zhong)ACEM、TurboT-BCA、PhySim-ET分別可(ke)以解決三維全波電磁(ci)仿(fang)真(zhen)、電子散熱仿(fang)真(zhen)、電熱協同仿(fang)真(zhen)問題，幫助用(yong)戶在(zai)產品實體化前(qian)進(jin)行有效(xiao)的(de)仿(fang)真(zhen)驗證，規避潛在(zai)設計(ji)風險。

本次演(yan)講將會分享以下幾個關(guan)鍵點(dian)：

1.異(yi)構集成芯(xin)片技(ji)術(shu)（Chiplet）的(de)興(xing)起：隨(sui)著摩爾定律逼近物理(li)極(ji)限(xian)，異(yi)構集成技(ji)術(shu)應運而生，將大芯(xin)片拆分為多個芯(xin)粒，并通(tong)過先(xian)進封裝技(ji)術(shu)組合成系統芯(xin)片，提升設計(ji)靈(ling)活性和良率，降低制造(zao)成本(ben)。

2.芯片發熱與(yu)散熱問(wen)題：隨(sui)著芯片堆(dui)疊數量與(yu)互(hu)連密(mi)度的增加，發熱問(wen)題加劇，散熱困難，可能影響芯片性(xing)能和帶來熱應力風險(xian)。

3.信(xin)號(hao)通道問題(ti)：信(xin)號(hao)速率的提升導致損耗、反射和(he)信(xin)號(hao)間串擾等信(xin)號(hao)通道問題(ti)突出。

4.仿真平(ping)臺的意義：有效(xiao)仿真驗證可在(zai)產品實(shi)體化(hua)前規(gui)避潛在(zai)風險，提高產品設(she)計效(xiao)率和成功率。

5.多(duo)(duo)物理場(chang)仿(fang)真(zhen)平臺的(de)應用：PhySim自主研發的(de)仿(fang)真(zhen)平臺可對先進(jin)封裝中的(de)多(duo)(duo)物理場(chang)問題進(jin)行高性能仿(fang)真(zhen)，包括三維全波電磁仿(fang)真(zhen)、電子散熱仿(fang)真(zhen)、電熱協同仿(fang)真(zhen)等，幫助(zhu)規(gui)避潛在設計風險。

9、安謀科技產品總監 楊磊

演講主題：《端(duan)側AI應用(yong)“芯”機(ji)遇，NPU加(jia)速終端(duan)算力升級》

內容概要：隨著AI大模(mo)型持(chi)續(xu)向(xiang)邊緣側(ce)和(he)端(duan)側(ce)滲透，AI計算和(he)推理工(gong)作正逐(zhu)步由云端(duan)遷移至手機、PC、汽車等智能終(zhong)端(duan)產品上運行，在(zai)這一過程(cheng)中，NPU（神經(jing)網絡處理器）能夠以(yi)其更(geng)簡單的控制流(liu)、更(geng)高的效率(lv)以(yi)及(ji)更(geng)低的功(gong)耗處理AI工(gong)作負載，特別是在(zai)視覺(jue)、語音及(ji)自動駕駛等高度依賴實時性的應(ying)用場(chang)景(jing)中表(biao)現出(chu)色(se)。

本次(ci)演講將分(fen)享端(duan)側(ce)大模型應用的前沿(yan)趨(qu)勢以及安謀科技(ji)自研NPU處(chu)理器的最(zui)新進展，共同探(tan)索如何為(wei)AI、物聯網、智能汽車等新興領(ling)域(yu)不斷迭代的計算需求提(ti)供更(geng)為(wei)全面和(he)高效的解決方案。

10、聆思科技副總裁 徐燕松

演講主題：《大(da)模型時代，算法算力一(yi)體化芯片的思考與布局》

內容概要：在大模型時代(dai)，技(ji)術發展給各行各業(ye)(ye)帶來了(le)全新的(de)(de)(de)(de)產(chan)業(ye)(ye)機(ji)遇，甚至不亞于互聯網、手機(ji)帶來的(de)(de)(de)(de)行業(ye)(ye)變革。在這個(ge)(ge)時代(dai)的(de)(de)(de)(de)風口，算(suan)(suan)法(fa)算(suan)(suan)力一(yi)體化(hua)對于智能硬(ying)件的(de)(de)(de)(de)發展具有極其重要的(de)(de)(de)(de)意義。這種一(yi)體化(hua)不僅(jin)涉及芯片算(suan)(suan)力與算(suan)(suan)法(fa)資源的(de)(de)(de)(de)緊(jin)密(mi)結合，還(huan)包含了(le)整(zheng)個(ge)(ge)嵌入(ru)式開發生態的(de)(de)(de)(de)建設，以此減少終端設備在智能化(hua)開發過程(cheng)中(zhong)大量(liang)的(de)(de)(de)(de)重復造(zao)輪子的(de)(de)(de)(de)工作，大幅提(ti)高研發效率以及性(xing)價比。通過這種軟硬(ying)件深(shen)度結合的(de)(de)(de)(de)方式，在性(xing)能和成本(ben)之(zhi)間找到更(geng)優的(de)(de)(de)(de)平衡點(dian)，加速了(le)技(ji)術的(de)(de)(de)(de)創(chuang)新和應用普(pu)及，進一(yi)步(bu)推動了(le)整(zheng)個(ge)(ge)行業(ye)(ye)的(de)(de)(de)(de)前進步(bu)伐。

本次演(yan)講將從大模(mo)型時代硬件需求(qiu)特(te)點(dian)、算(suan)法算(suan)力(li)(li)一(yi)(yi)體化芯(xin)片的(de)技(ji)術(shu)與架構、以及行業實際應用案例分(fen)析，全面詮(quan)釋聆思科技(ji)在算(suan)法算(suan)力(li)(li)一(yi)(yi)體化芯(xin)片領(ling)域的(de)思考與布局。

11、富瀚微資深市場總監 馮曉光

演講主題：《邊緣(yuan)視頻(pin)AI芯片復盤與展(zhan)望》

內容概要：邊緣視頻(pin)AI芯片，這種專(zhuan)為(wei)邊緣設備(bei)如攝像頭和(he)錄像機(ji)設計(ji)的智能(neng)芯片，正成為(wei)視頻(pin)內容(rong)分析和(he)處理(li)領(ling)域的革命(ming)性(xing)力量(liang)。它們在智能(neng)安防、交通監控(kong)、工業自動化、醫療影像分析等(deng)多個領(ling)域發揮著(zhu)(zhu)至(zhi)關(guan)重要的作用。隨著(zhu)(zhu)技術的不斷進(jin)步，邊緣視頻(pin)AI芯片已經(jing)經(jing)歷(li)了幾代的迭代，每一(yi)次演進(jin)都帶來了性(xing)能(neng)的飛(fei)躍(yue)和(he)應用場景(jing)的拓(tuo)展。

本演(yan)(yan)講(jiang)將(jiang)深入探討(tao)邊緣(yuan)(yuan)視(shi)頻(pin)AI芯片的發展(zhan)歷程，分析(xi)每一代芯片的關鍵技(ji)術(shu)和創新點，以及它(ta)們(men)是如何(he)推動相關行業(ye)的發展(zhan)。同時，我(wo)們(men)也將(jiang)展(zhan)望未(wei)來，探討(tao)邊緣(yuan)(yuan)視(shi)頻(pin)AI芯片在技(ji)術(shu)、應用和市場方面(mian)的潛在發展(zhan)趨勢，以及它(ta)們(men)如何(he)繼續(xu)引領智(zhi)能(neng)化的浪潮，為(wei)各(ge)行各(ge)業(ye)帶(dai)來更多的可能(neng)性和價值。通過這次演(yan)(yan)講(jiang)，我(wo)們(men)希(xi)望能(neng)夠為(wei)聽眾提供一個全面(mian)的視(shi)角(jiao)，理解(jie)邊緣(yuan)(yuan)視(shi)頻(pin)AI芯片的重要性和它(ta)們(men)在未(wei)來技(ji)術(shu)發展(zhan)中的關鍵角(jiao)色。

12、芯動科技IP研發副總裁 高專

報告主題：《量(liang)產(chan)驗證的 UCIe Chiplet IP 加速(su) HPC 芯片系(xi)統設計》

內容概要：本次演講(jiang)，將(jiang)(jiang)介紹UCIe Chiple技(ji)術(shu)及其發展背景，并著重講(jiang)解(jie)芯動科(ke)技(ji)UCIe Chiplet解(jie)決方案的技(ji)術(shu)特點(dian)、優(you)勢(shi)和(he)應(ying)用案例。之(zhi)后，高專還將(jiang)(jiang)深入分析(xi)UCIe Chiplet市場(chang)的發展現狀、面臨的挑戰和(he)未來(lai)趨勢(shi)。

13、硅芯科技總經理 趙毅

報告主題：《針對先進(jin)封(feng)裝(zhuang)的2.5D/3D IC協(xie)同設計(ji)仿(fang)真EDA工具探討》

內容概要：采用先(xian)進封裝(zhuang)的(de)(de)2.5D Chiplet/3D IC堆疊(die)芯(xin)片(pian)(pian)正在帶來(lai)半導體行業(ye)的(de)(de)一次重大(da)升級，有效解(jie)決了芯(xin)片(pian)(pian)內存墻(qiang)、功耗墻(qiang)、面(mian)積墻(qiang)等(deng)設(she)計制造瓶頸。然而，2.5D Chiplet和3D IC無論(lun)從物(wu)理(li)設(she)計，還(huan)是(shi)(shi)物(wu)理(li)仿(fang)真驗證方(fang)面(mian)都帶來(lai)了巨大(da)的(de)(de)挑戰，對新(xin)一代的(de)(de)堆疊(die)芯(xin)片(pian)(pian)EDA工(gong)具更是(shi)(shi)有全新(xin)的(de)(de)需求(qiu)：無論(lun)是(shi)(shi)在設(she)計環節中處理(li)新(xin)的(de)(de)單元結構TSV等(deng)（相(xiang)對傳統(tong)工(gong)具產生EDA特性的(de)(de)質變(bian)(bian)），還(huan)是(shi)(shi)由(you)于(yu)多芯(xin)片(pian)(pian)集成，TSV等(deng)帶來(lai)的(de)(de)布局布線解(jie)空間急劇上升（相(xiang)對傳統(tong)工(gong)具計算復(fu)雜度(du)上的(de)(de)巨大(da)量變(bian)(bian)），甚至由(you)于(yu)多Chiplet先(xian)進封裝(zhuang)帶來(lai)的(de)(de)超高密度(du)異質異構集成，而導致的(de)(de)高難度(du)熱電力(li)磁多物(wu)理(li)場仿(fang)真。

本次演(yan)講，將深(shen)入(ru)探討上述挑(tiao)戰和需求，此外還將分享(xiang)硅芯科技(ji)在Chiplet-Interposer-Package Co-design和Performance-Cost-Testability Co-optimization方面的研究，并介紹(shao)Chiplet物(wu)理設(she)計（2.5D布局布線）、多(duo)物(wu)理場仿真（SI，PI，Thermal分析）及針對先進封裝Chiplet Multi-die DFT測試等板塊的2.5D/3D IC新一代(dai)EDA工具。

14、銳杰微董事長 方家恩

報告主題：《Chiplet芯片技(ji)術在(zai)封裝級的相關應用》

內容概要：AI技(ji)(ji)(ji)術賦能(neng)千行百業智能(neng)化已經成為(wei)(wei)中國社(she)會數字化轉型的(de)(de)(de)(de)有力抓(zhua)手，互(hu)聯網+/5G+讓(rang)位于AI+，持續(xu)的(de)(de)(de)(de)算力需求(qiu)帶動高(gao)性能(neng)芯(xin)片(pian)(pian)快速增長(chang)。高(gao)性能(neng)芯(xin)片(pian)(pian)的(de)(de)(de)(de)算力、內(nei)存帶寬、功耗指(zhi)標的(de)(de)(de)(de)全面(mian)提升因制程因素而面(mian)臨挑戰。半(ban)導(dao)體技(ji)(ji)(ji)術進入后摩爾(er)時代，Chiplet芯(xin)粒(li)和集(ji)(ji)成芯(xin)片(pian)(pian)技(ji)(ji)(ji)術成為(wei)(wei)尋求(qiu)突(tu)破的(de)(de)(de)(de)重要研(yan)究方向之一。基于Chiplet技(ji)(ji)(ji)術的(de)(de)(de)(de)集(ji)(ji)成芯(xin)片(pian)(pian)是硅片(pian)(pian)級IP重構和復用的(de)(de)(de)(de)新架構，在(zai)縮短新產品研(yan)發(fa)周期、提升產品良率和降低成本(ben)方面(mian)具有獨特優勢和潛力。D2D高(gao)速互(hu)聯技(ji)(ji)(ji)術、面(mian)向封裝(zhuang)(zhuang)設計(ji)和組裝(zhuang)(zhuang)工(gong)藝全流程的(de)(de)(de)(de)封裝(zhuang)(zhuang)工(gong)藝平臺成為(wei)(wei)推動Chiplet封裝(zhuang)(zhuang)技(ji)(ji)(ji)術發(fa)展的(de)(de)(de)(de)關鍵技(ji)(ji)(ji)術。

銳(rui)杰微科技(ji)作為聚(ju)焦Chiplet&高(gao)端(duan)芯片的(de)(de)OSAT企業，本次演講將闡述Chiplet產(chan)業觀點，圍繞chiplet主流標準和封(feng)裝技(ji)術路線的(de)(de)應用場(chang)景、芯粒互聯的(de)(de)封(feng)裝設計和組裝工(gong)藝(yi)平臺的(de)(de)重要節(jie)點，分享(xiang)銳(rui)杰微在高(gao)性能芯片封(feng)裝級的(de)(de)應用實(shi)踐。

15、算能高級副總裁 高鵬

報告主題：《開(kai)啟算力(li)新紀元—— 基于RISC-V的異(yi)構算力(li)探(tan)索與展望(wang)》

16、躍昉科技研發副總裁 袁博滸

報告主題：《基于RISC-V的(de)邊緣AI芯片在能源物(wu)聯網(wang)的(de)應(ying)用(yong)》

內容概要：目前，RISC-V芯片(pian)的應用(yong)(yong)集(ji)中在(zai)在(zai)工業控制、物聯(lian)(lian)網(wang)、智(zhi)(zhi)能家(jia)居等對算力要求不高的領域(yu)，AI實際應用(yong)(yong)落地較少。基于(yu)對能源互聯(lian)(lian)網(wang)場景(jing)的深刻分析，躍昉科技推出(chu)業界首款基于(yu)RISC-V架構(gou)的高端(duan)邊緣智(zhi)(zhi)能應用(yong)(yong)處理(li)器NB2，并構(gou)建了(le)從芯片(pian)到系統的整體解決方案，已(yi)成(cheng)功(gong)在(zai)能源互聯(lian)(lian)網(wang)場景(jing)實現商業化應用(yong)(yong)。

本報告將分享躍(yue)昉科技針對能源互(hu)聯網應用場景的需求分析、解決方(fang)案和實踐經驗以及未來演進方(fang)向。

17、芯來科技CEO 彭劍英

報告主題：《RISC-V IP的(de)商業化要(yao)素與(yu)2.0模式》

內容概要：本次(ci)演講(jiang)，將對(dui)RISC-V生態(tai)發(fa)展(zhan)的關鍵商(shang)業化(hua)要素進行分(fen)析，并深入探討RISC-V CPU IP 的產業價值(zhi)、發(fa)展(zhan)趨勢(shi)與(yu)協同創(chuang)新。

18、賽昉科技NoC首席架構師 葛治國

報告主題：《國(guo)產高性(xing)能NoC IP助(zhu)力RISC-V眾核計算》

內容概要：一(yi)(yi)(yi)致性(xing)片上(shang)網(wang)絡（NoC）IP作(zuo)為(wei)高(gao)(gao)性(xing)能(neng)計算領域的(de)核(he)心(xin)技術(shu)之(zhi)一(yi)(yi)(yi)，廣泛應用于數據中心(xin)、專用處理器（DPU）、人(ren)工(gong)智(zhi)能(neng)（AI）芯片等場景。作(zuo)為(wei)構(gou)建高(gao)(gao)效、安全(quan)、可持(chi)續AI生態系(xi)統的(de)基礎，NoC IP提升了(le)系(xi)統的(de)整體(ti)(ti)性(xing)能(neng)，降低(di)整體(ti)(ti)能(neng)耗，進一(yi)(yi)(yi)步推動了(le)人(ren)工(gong)智(zhi)能(neng)技術(shu)的(de)發(fa)展(zhan)和(he)應用。賽昉科(ke)技作(zuo)為(wei)專注高(gao)(gao)性(xing)能(neng)RISC-V IP和(he)軟件解決方案廠商，始(shi)終(zhong)致力(li)于國(guo)產RISC-V CPU IP和(he)一(yi)(yi)(yi)致性(xing)片上(shang)網(wang)絡（NoC）IP的(de)自主(zhu)研發(fa)，其一(yi)(yi)(yi)致性(xing)NoC IP已成功(gong)研發(fa)至第二(er)代——昉·星鏈-700（Starlink-700），專為(wei)支(zhi)撐RISC-V眾核(he)的(de)高(gao)(gao)性(xing)能(neng)計算而設計，為(wei)其提供強(qiang)勁的(de)內(nei)核(he)動力(li)。

本報告將深入探討賽昉科技Starlink-700的架構和設(she)計理念(nian)，包(bao)括(kuo)其設(she)計特(te)性、多(duo)樣(yang)化應用(yong)場(chang)景以及未(wei)來演進方向。

19、澎峰科技創始人&CEO 張先軼

報告主題：《面向RISC-V的大模型推理引擎PerfXLM》

內容概要：本(ben)次演講，將介紹澎峰自研的(de)PerfXLM大模(mo)型(xing)推(tui)理(li)引擎，以(yi)及PerfXCloud大模(mo)型(xing)開(kai)發與(yu)部署(shu)平臺，并(bing)探討GenAI算力(li)需求急劇(ju)增長背景下，新(xin)興的(de)RISC-V ISA在(zai)此領域的(de)移(yi)植與(yu)優化。

20、兆松科技聯合創始人兼CTO 伍華林

報告主題：《面向RISC-V異構AI芯片(pian)的“大編(bian)譯器”設計和實現(xian)》

內容概要：如何快速適(shi)配各類AI框架，支持各類模型高效的(de)運行，以(yi)及讓用戶輕松編寫高性能的(de)算(suan)子庫，成(cheng)為一款AI芯片(pian)能否得到(dao)市(shi)場認可的(de)必(bi)(bi)要條(tiao)件(jian)。 同時(shi)，進(jin)一步(bu)降(jiang)低AI芯片(pian)的(de)軟件(jian)棧研(yan)發成(cheng)本和算(suan)子庫維護成(cheng)本，提升硬件(jian)利(li)(li)用率，也成(cheng)為AI芯片(pian)公(gong)司走向盈利(li)(li)的(de)必(bi)(bi)經之路。

兆松科(ke)技為解決AI芯(xin)片軟件棧和算(suan)(suan)子(zi)庫的(de)(de)(de)(de)性能(neng)和維護等難題，提出(chu)了“大編譯(yi)(yi)器(qi)(qi)(qi)”的(de)(de)(de)(de)概念(nian)。傳(chuan)統編譯(yi)(yi)器(qi)(qi)(qi)只針對某一特定指令集的(de)(de)(de)(de)芯(xin)片產(chan)生單線程(cheng)或者多(duo)線程(cheng)的(de)(de)(de)(de)可執行(xing)文(wen)件，兆松科(ke)技基于MLIR框架設計的(de)(de)(de)(de)“大編譯(yi)(yi)器(qi)(qi)(qi)”，支(zhi)持(chi)PyTorch, Tensorflow, ONNX, JAX導入，結合(he)Triton和Mojo(未來支(zhi)持(chi))等類Python語言編寫的(de)(de)(de)(de)高層(ceng)次算(suan)(suan)子(zi)庫，在(zai)統一的(de)(de)(de)(de)MLIR多(duo)層(ceng)中間方言實現全(quan)局的(de)(de)(de)(de)圖優化以及(ji)更優的(de)(de)(de)(de)算(suan)(suan)子(zi)融合(he)策略，從(cong)而(er)進一步提升AI芯(xin)片的(de)(de)(de)(de)效率。同時，“大編譯(yi)(yi)器(qi)(qi)(qi)”還對平(ping)臺(tai)(tai)相關(guan)(guan)的(de)(de)(de)(de)runtime進行(xing)了平(ping)臺(tai)(tai)無關(guan)(guan)的(de)(de)(de)(de)抽象，從(cong)而(er)實現從(cong)控(kong)制器(qi)(qi)(qi)代碼(ma)自動生成(cheng)、AI加(jia)速器(qi)(qi)(qi)代碼(ma)自動生成(cheng)、控(kong)制器(qi)(qi)(qi)和AI加(jia)速器(qi)(qi)(qi)數據搬運代碼(ma)自動生成(cheng)的(de)(de)(de)(de)功能(neng)；并且因(yin)為只需要維護一套和平(ping)臺(tai)(tai)無關(guan)(guan)的(de)(de)(de)(de)高層(ceng)次算(suan)(suan)子(zi)庫（平(ping)臺(tai)(tai)相關(guan)(guan)的(de)(de)(de)(de)內(nei)容自動由(you)編譯(yi)(yi)器(qi)(qi)(qi)產(chan)生），讓算(suan)(suan)子(zi)庫的(de)(de)(de)(de)維護變得更加(jia)簡單。

兆松(song)科技設(she)計的這套“大編譯器”在第一階(jie)段支持基于RISC-V架構(gou)的AI芯(xin)片（包括數據流(liu)芯(xin)片），未來會逐(zhu)步擴(kuo)展支持非(fei)RISC-V架構(gou)的AI芯(xin)片。

本次演講主要分享兆松科技是如何通過“大編譯器(qi)”來解決(jue)AI模型到異構系(xi)統端(duan)到端(duan)高效適配的問題。

三、三類門票支持購票 免費票請注意查收

本次峰會設有四類電子門票，分別為免費票、免審票、通票和貴賓票。其中，免(mian)費票(piao)，申請后需經(jing)主辦(ban)方審核通(tong)(tong)過方可參會，免(mian)審票(piao)、通(tong)(tong)票(piao)和貴賓票(piao)均需購買。

免(mian)費(fei)票(piao)(piao)、免(mian)審票(piao)(piao)可(ke)參加主會議及中國RISC-V計算芯片創新論壇(tan)。對Chiplet關鍵技術(shu)(shu)論壇(tan)和智(zhi)算集群(qun)技術(shu)(shu)論壇(tan)感興趣(qu)的(de)朋友(you)，可(ke)以選擇通票(piao)(piao)或(huo)貴賓票(piao)(piao)購買(mai)后參會。

大家可以掃描下方二維碼，添加小助手“雪梨”即可進行免費票申請，或購買電子門票。已添加過“雪梨”的老朋友，給“雪梨”私信，發送“GACS24”即可。

此前已申請免費票(piao)的(de)朋友，組委會的(de)審核和通(tong)知工作正(zheng)在進(jin)(jin)行中，小助(zhu)手會對通(tong)過(guo)審核的(de)朋友進(jin)(jin)行微(wei)信告知（優先微(wei)信，并輔以短(duan)信或電話），請您查收和回復。