生成式AI時代，大模型及AIGC的快速發展推動著計算需求的高速增長。AI大模型與各個賽道的結合，帶來了新的體驗革新，這些新體驗的落地則離不開各類AI芯片的支撐。放眼全球，產業格局的激烈變動，也讓更多中國AI芯片企業看到了新的發展機會。如今各路AI芯片創企可謂是百家爭鳴，群雄逐鹿成為國內AI芯片產業的主基調。在這樣的(de)產(chan)業背景下，我們(men)(men)將全球頂級AI芯片產(chan)學(xue)研用(yong)及投融資領域專家們(men)(men)聚集起來，為他們(men)(men)提(ti)供(gong)思(si)想交鋒、觀點(dian)碰撞的(de)平臺(tai)。

9月6-7日，2024全球AI芯片峰會（GACS 2024）將在北京新云南皇冠假日酒店盛大舉辦。全球AI芯片峰會至今已成功舉辦六屆，現已成為國內規模最大、規格最高、影響力最強的產業峰會之一。

本屆峰會由芯東西與智猩猩共同主辦，以「智算紀元 共筑芯路」為主題。峰會采用“主會議+技術論壇+展覽展示”的全新形式。主會議由一場開幕式，以及(ji)數據中心AI芯片、AI芯片架構創新、邊緣/端側AI芯片三場專場會議組成，將在主會場進行；技術論壇分為Chiplet關鍵技術論壇、智算集群技術論壇和中國RISC-V計算芯片創新論壇，將在分會場進行。同時，在大會第二天上午的AI芯片架構創新專場結束后，將重磅揭曉兩大AIIP AI生產力創新先鋒企業榜單，分別是2024年度中國智算集群解決方案企業TOP 20、2024年度中國AI芯片新銳企業TOP 10。

其中，中國RISC-V計算芯片創新論壇將從(cong)異構計算、邊緣AI芯(xin)片、IP商(shang)業(ye)(ye)化要素與(yu)模式創新、片上(shang)網絡NoC、大模型推理引(yin)擎和編譯(yi)器等維度，深(shen)入(ru)探討(tao)RISC-V產業(ye)(ye)生態的最新進展(zhan)和技(ji)術創新。

本次論壇邀請到華興新經濟基金董事總經理尹弘、算能高級副總裁高鵬、躍昉科技研發副總裁袁博滸、芯來科技CEO彭劍英、賽昉科技NoC首席架構師葛治國、澎峰科技創始人&CEO張先軼、兆松科技聯合創始人兼CTO伍華林7位嘉賓參與，為(wei)我們(men)帶(dai)來主(zhu)題演講和圓桌Panel。華興(xing)新經濟基(ji)金董(dong)事總經理尹弘(hong)將擔任論壇主(zhu)持人(ren)。

人工智能正在逐步成為最重要的生產力要素，如何為高速增長的人工智能計算需求提供高性價比和高能效比的算力是當下研究熱點。RISC-V因為自由開放和共識統一的特點使其有希望成為支持通用算力和包含人工智能在內的各種異構算力的統一架構平臺。算能高級副總裁高鵬將以《開啟算力新紀元—— 基于RISC-V的異構算力探索與展望》為主(zhu)題，分享(xiang)算能基于RISC-V架構在處理器(qi)領域的(de)技(ji)術探索路徑。

目前，RISC-V芯片的應用大多集中在工業控制、物聯網等對算力要求不高的領域，AI實際應用落地較少。如何加快AI應用落地是RISC-V產業玩家需要共同解決的問題。躍昉科技經過對能源互聯網場景需求的深刻分析，推出業界首款基于RISC-V架構的高端邊緣智能應用處理器NB2，并構建了從芯片到系統的整體解決方案，目前已實現商業化應用。在本次論壇上，躍昉科技研發副總裁袁博滸將圍繞《基于RISC-V的邊緣AI芯片在能源物聯網的應用》這一主題，分享躍昉科(ke)技(ji)邊(bian)緣端AI芯(xin)片在(zai)能源互聯網場(chang)景的實踐經驗。

芯來科技作為本土RISC-V領域的代表性企業，公司CEO彭劍英受邀參與此次論壇，并將以《RISC-V IP的商業化要素與2.0模式》為主題，深入探討RISC-V生態發展的(de)(de)商(shang)業(ye)化要素、RISC-V CPU IP 的(de)(de)產業(ye)價值(zhi)、發展趨(qu)勢(shi)與協同(tong)創新。

NoC通過高效的片上網絡通信架構，能夠為多核處理器提供高并行性、靈活性和可擴展性，優化數據傳輸效率和通信帶寬，是現代SoC設計中的關鍵技術。賽昉科技致力于國產RISC-V CPU IP和一致性片上網絡（NoC）IP的自主研發，其一致性NoC IP已成功研發至第二代，專為支撐RISC-V眾核的高性能計算而設計。在本次論壇上，賽昉科技NoC首席架構師葛治國將以《國產高性能NoC IP助力RISC-V眾核計算》為主題，深入探討賽昉科技Starlink-700 NoC IP的架構特(te)點(dian)和設(she)計理念。

PerfXLM是澎峰科技自研的大模型推理引擎，旨在為各種主流模型提供快速適配多種異構硬件的解決方案。在此次論壇上，澎峰科技創始人&CEO張先軼將分享PerfXLM在RISC-V ISA領域的移植與優化，主題為《面向RISC-V的大模型推理引擎PerfXLM》。

如何快速適配各類AI框架，支持各類模型高效的運行，以及讓用戶輕松編寫高性能的算子庫，是一款AI芯片能否得到市場認可的必要條件。為解決AI芯片軟件棧和算子庫的性能和維護等難題，兆松科技提出“大編譯器”的概念。在此次論壇上，兆松科技聯合創始人&CTO伍華林將圍繞《面向RISC-V異構AI芯片的(de)“大(da)編譯器”設計和實現(xian)》這一(yi)主題，分享如何通過“大(da)編譯器(qi)”來解決(jue)AI模(mo)型到(dao)異構系統端到(dao)端高效(xiao)適配的問題。

主題演講環節結束后的圓桌Panel，將由主持人華興新經濟基金董事總經理尹弘、算能高級副總裁高鵬、芯來科技CEO彭劍英、澎峰科技創始人&CEO張先軼，以及兆松科技聯合創始人兼CTO伍華林一起帶來。

中國RISC-V計算芯片創新論壇將在峰會第二日下午舉辦，感興趣的朋友可以掃描底部論壇議程海報上的二維碼，添加小助手雪梨申請門票。

一、嘉賓及演講內容介紹

1、算能高級副總裁 高鵬

高鵬，北京算能科技(ji)有(you)限公司(si)高級副總裁(cai)，深耕IC設計19年(nian)，智算和中大規模處(chu)理器(qi)設計領(ling)域(yu)專家，持有(you)10余(yu)項(xiang)發明專利，是國內(nei)智算和RISC-V處(chu)理器(qi)領(ling)域(yu)最早期(qi)的探索者和踐行者。

自加入算(suan)(suan)能以來，成(cheng)功(gong)主導(dao)了(le)智算(suan)(suan)處理(li)器算(suan)(suan)能BM1684、BM1684X的研發(fa)與商用；目(mu)前負責算(suan)(suan)能新一代桌(zhuo)面(mian)級處理(li)器產品(pin)定義(yi)和(he)研發(fa)。

演講主題：《開啟算力(li)新紀元(yuan)—— 基(ji)于RISC-V的異構算力(li)探索與(yu)展望(wang)》

內容概要：人(ren)(ren)工智(zhi)能正在逐步(bu)成為(wei)最重要(yao)的(de)生產(chan)力(li)要(yao)素，如何為(wei)高(gao)速增長(chang)的(de)人(ren)(ren)工智(zhi)能計算(suan)需求提供高(gao)性價比和高(gao)能效比的(de)算(suan)力(li)是當下研究(jiu)熱點，RISC-V因為(wei)自由開(kai)放和共(gong)識統(tong)一(yi)的(de)特點使其有希(xi)望成為(wei)支持通用算(suan)力(li)和包含(han)人(ren)(ren)工智(zhi)能在內的(de)各種(zhong)異構算(suan)力(li)的(de)統(tong)一(yi)架構平臺(tai)。

本次演講，將分享算能(neng)以(yi)人工(gong)智能(neng)應用為(wei)主要目標，基(ji)于(yu)RISC-V架(jia)構的(de)(de)處理器(qi)(qi)領域的(de)(de)技術(shu)探索路徑(jing)，分享算能(neng)在(zai)服務(wu)(wu)器(qi)(qi)級通(tong)用處理器(qi)(qi)、面(mian)向(xiang)大模型應用的(de)(de)邊緣智能(neng)處理器(qi)(qi)、面(mian)向(xiang)視(shi)覺應用的(de)(de)終端智能(neng)處理器(qi)(qi)方(fang)向(xiang)的(de)(de)產品成果和生態進展，并(bing)展望面(mian)向(xiang)智能(neng)個人電腦(nao)和邊緣服務(wu)(wu)器(qi)(qi)的(de)(de)重要產品規劃。

2、躍昉科技研發副總裁 袁博滸

袁博滸，廣東躍(yue)昉科技有(you)限公(gong)司研發(fa)副總(zong)裁(cai)，具有(you)18年半(ban)導體研發(fa)及管理(li)經驗，專注于SOC、數通(tong)類芯片(pian)及系統(tong)應用技術(shu)。曾任賽昉科技高(gao)級總(zong)監(jian)、中(zhong)國信科/烽火產(chan)品(pin)總(zong)監(jian)，熟悉從市場(chang)戰略到銷售管理(li)的(de)全流(liu)程產(chan)品(pin)周(zhou)期(qi)，負(fu)責(ze)躍(yue)昉科技整體研發(fa)工作(zuo)。

演講主題：《基于RISC-V的(de)邊緣AI芯(xin)片在能源物(wu)聯網的(de)應(ying)用》

內容概要：目前，RISC-V芯片的(de)應(ying)用(yong)(yong)集中在(zai)在(zai)工(gong)業控(kong)制、物(wu)聯(lian)網(wang)、智(zhi)能(neng)(neng)(neng)家居等對算力要(yao)求(qiu)不高(gao)的(de)領(ling)域(yu)，AI實際應(ying)用(yong)(yong)落(luo)地較少。基于對能(neng)(neng)(neng)源(yuan)互聯(lian)網(wang)場(chang)景的(de)深刻分析，躍昉(fang)科(ke)技推出業界首款基于RISC-V架構(gou)的(de)高(gao)端邊(bian)緣智(zhi)能(neng)(neng)(neng)應(ying)用(yong)(yong)處理器NB2，并構(gou)建了從芯片到(dao)系統的(de)整體解(jie)決方案，已成功在(zai)能(neng)(neng)(neng)源(yuan)互聯(lian)網(wang)場(chang)景實現商業化(hua)應(ying)用(yong)(yong)。

本報告將(jiang)分享(xiang)躍昉科技針(zhen)對能源(yuan)互聯(lian)網應用場景的需求分析、解決(jue)方案和實踐經驗(yan)以及(ji)未來演進方向。

3、芯來科技CEO 彭劍英

彭劍英，芯(xin)來科技(ji)CEO，浙江大(da)學博(bo)士(shi)，15年以上處(chu)理(li)器(qi)設計和相關管理(li)經(jing)驗(yan)。曾任Synopsys ARC處(chu)理(li)器(qi)高級研發(fa)經(jing)理(li)并建(jian)立ARC處(chu)理(li)器(qi)中國(guo)研發(fa)中心；曾任Marvell ARM處(chu)理(li)器(qi)驗(yan)證(zheng)經(jing)理(li)等。

作為芯來科技(ji)創始人之一，彭劍英(ying)結(jie)合自身的技(ji)術(shu)優勢和管(guan)理經驗，統(tong)籌(chou)芯來科技(ji)整體(ti)運營(ying)、市場營(ying)銷(xiao)、產(chan)品研發和產(chan)業(ye)生態(tai)構建(jian)，在其帶領下，公司整體(ti)運營(ying)呈現飛(fei)速發展的良好態(tai)勢。

同時擔任RISC-V中國(guo)產(chan)業聯盟(meng)秘(mi)書長、浙(zhe)江大(da)學(xue)微電子學(xue)院研(yan)究員(yuan)、中國(guo)移動物聯網(wang)聯盟(meng)理(li)事(shi)(shi)會理(li)事(shi)(shi)，并榮獲(huo)2023上(shang)海創業先鋒前10強(qiang)。

演講主題：《RISC-V IP的商業化要素與2.0模式(shi)》

內容概要：本次演講(jiang)，將(jiang)對RISC-V生態(tai)發展的(de)關鍵商業(ye)化要素進行分析，并深入探(tan)討(tao)RISC-V CPU IP 的(de)產業(ye)價值、發展趨(qu)勢與協(xie)同創(chuang)新(xin)。

4、賽昉科技NoC首席架構師 葛治國

葛治(zhi)國，賽昉科(ke)技NoC(Network On Chip) 首席架構師，新加坡國立(li)大學(xue)博(bo)士，有(you)著15年以上芯片(pian)設計(ji)經驗。在知名(ming)學(xue)術會議發表多(duo)篇文章，并獲多(duo)項(xiang)美國和國際專利。

曾在(zai)華為作為核心成員(yuan)參與自研(yan)一(yi)致(zhi)(zhi)性協議、NoC和可配置加速器等多個項目研(yan)發。加入賽昉科技(ji)以(yi)來，領導自研(yan)兩代一(yi)致(zhi)(zhi)性NoC。

演講主題：《國產(chan)高性能NoC IP助力RISC-V眾核計算》

內容概要：一致(zhi)性(xing)(xing)(xing)片(pian)(pian)上(shang)網絡(luo)（NoC）IP作(zuo)為(wei)(wei)(wei)(wei)高(gao)性(xing)(xing)(xing)能(neng)計(ji)算領域的(de)核心技(ji)(ji)術之(zhi)一，廣泛應(ying)用(yong)于(yu)數(shu)據中心、專用(yong)處理器(qi)（DPU）、人工智(zhi)(zhi)能(neng)（AI）芯(xin)片(pian)(pian)等(deng)場景。作(zuo)為(wei)(wei)(wei)(wei)構建高(gao)效、安全、可持續(xu)AI生(sheng)態(tai)系統的(de)基礎，NoC IP提升了(le)(le)系統的(de)整(zheng)體性(xing)(xing)(xing)能(neng)，降低整(zheng)體能(neng)耗，進(jin)一步推動(dong)了(le)(le)人工智(zhi)(zhi)能(neng)技(ji)(ji)術的(de)發(fa)展和(he)應(ying)用(yong)。賽(sai)昉科技(ji)(ji)作(zuo)為(wei)(wei)(wei)(wei)專注(zhu)高(gao)性(xing)(xing)(xing)能(neng)RISC-V IP和(he)軟件解決方案廠(chang)商，始終致(zhi)力于(yu)國產RISC-V CPU IP和(he)一致(zhi)性(xing)(xing)(xing)片(pian)(pian)上(shang)網絡(luo)（NoC）IP的(de)自主研(yan)發(fa)，其(qi)一致(zhi)性(xing)(xing)(xing)NoC IP已(yi)成功(gong)研(yan)發(fa)至第二代——昉·星鏈-700（Starlink-700），專為(wei)(wei)(wei)(wei)支撐RISC-V眾核的(de)高(gao)性(xing)(xing)(xing)能(neng)計(ji)算而設(she)計(ji)，為(wei)(wei)(wei)(wei)其(qi)提供強勁(jing)的(de)內核動(dong)力。

本(ben)報告將深(shen)入(ru)探討賽昉(fang)科技Starlink-700的架構和設計(ji)理念(nian)，包括其(qi)設計(ji)特性、多樣化應(ying)用場景以及未來(lai)演(yan)進方向。

5、澎峰科技創始人&CEO 張先軼

張先軼，澎峰科(ke)(ke)(ke)技創(chuang)始(shi)人&CEO，本科(ke)(ke)(ke)和碩(shuo)士畢業(ye)于北(bei)京(jing)理工大學(xue)(xue)(xue)，博(bo)士畢業(ye)于中(zhong)國(guo)科(ke)(ke)(ke)學(xue)(xue)(xue)院(yuan)大學(xue)(xue)(xue)，曾(ceng)于中(zhong)科(ke)(ke)(ke)院(yuan)軟件所工作(zuo)，之后(hou)(hou)分別在(zai)UT Austin和MIT進(jin)行博(bo)士后(hou)(hou)研究工作(zuo)。國(guo)際(ji)知(zhi)名(ming)開源矩(ju)陣計算項目OpenBLAS發起人和主要維護者。中(zhong)國(guo)計算機學(xue)(xue)(xue)會(hui)高性能計算專(zhuan)業(ye)委(wei)員(yuan)會(hui)執行委(wei)員(yuan)，ACM SIGHPC China執行委(wei)員(yuan)。2016年(nian)，創(chuang)辦PerfXLab澎峰科(ke)(ke)(ke)技，提(ti)供(gong)異構計算軟件棧與解決方案。2016年(nian)獲得中(zhong)國(guo)計算機學(xue)(xue)(xue)會(hui)科(ke)(ke)(ke)學(xue)(xue)(xue)技術二(er)(er)等(deng)獎，2017年(nian)獲得中(zhong)國(guo)科(ke)(ke)(ke)學(xue)(xue)(xue)院(yuan)杰出(chu)科(ke)(ke)(ke)技成就獎，2020年(nian) 美國(guo)SIAM Activity Group on Supercomputing最佳論(lun)文(wen)獎，2023年(nian)北(bei)京(jing)市自然科(ke)(ke)(ke)學(xue)(xue)(xue)二(er)(er)等(deng)獎。

演講主題：《面(mian)向RISC-V的大模(mo)型推理(li)引擎PerfXLM》

內容概要：本(ben)次演講(jiang)，將介(jie)紹澎(peng)峰(feng)自研的(de)(de)PerfXLM大模(mo)型(xing)(xing)推(tui)理引擎，以及PerfXCloud大模(mo)型(xing)(xing)開發與(yu)部署(shu)平臺，并探討GenAI算力需求(qiu)急劇(ju)增長背(bei)景下，新興的(de)(de)RISC-V ISA在(zai)此領域的(de)(de)移植與(yu)優(you)化。

6、兆松科技聯合創始人兼CTO 伍華林

伍(wu)華林，兆松科(ke)技(ji)聯合創(chuang)始(shi)人兼CTO，曾就職于(yu)Andes、S3、Imagination編譯器(qi)部門(men)，參與和負責CPU、GPU、GPGPU芯片的編譯器(qi)等設計和研(yan)發，擁有十多年編譯器(qi)行(xing)業(ye)從業(ye)經驗。 于(yu)2019年和前Andes軟件部門(men)VP王東華一(yi)起創(chuang)辦兆松科(ke)技(ji)。

演講主題：《面向(xiang)RISC-V異(yi)構AI芯(xin)片的“大(da)編(bian)譯器”設計和(he)實現(xian)》

內容概要：如何快速適配各(ge)類AI框架，支持各(ge)類模型(xing)高效的運行，以及讓用(yong)戶輕松編寫(xie)高性能(neng)的算子(zi)庫，成為一(yi)款AI芯(xin)片(pian)能(neng)否(fou)得到市場認可的必要(yao)條件(jian)(jian)。 同時(shi)，進一(yi)步降(jiang)低AI芯(xin)片(pian)的軟(ruan)件(jian)(jian)棧研發成本和算子(zi)庫維(wei)護(hu)成本，提升(sheng)硬件(jian)(jian)利用(yong)率，也成為AI芯(xin)片(pian)公(gong)司走(zou)向盈利的必經之路。

兆松(song)科(ke)技為(wei)解決AI芯(xin)片(pian)軟件(jian)棧(zhan)和算子(zi)(zi)庫(ku)的(de)(de)性能和維(wei)(wei)護(hu)等難(nan)題(ti)，提(ti)(ti)出了(le)“大編(bian)(bian)(bian)譯(yi)(yi)器(qi)(qi)”的(de)(de)概念。傳統編(bian)(bian)(bian)譯(yi)(yi)器(qi)(qi)只針對某一特定(ding)指令集的(de)(de)芯(xin)片(pian)產生單(dan)線程(cheng)或者多線程(cheng)的(de)(de)可執(zhi)行文(wen)件(jian)，兆松(song)科(ke)技基于(yu)MLIR框架設計的(de)(de)“大編(bian)(bian)(bian)譯(yi)(yi)器(qi)(qi)”，支(zhi)持PyTorch, Tensorflow, ONNX, JAX導入(ru)，結(jie)合Triton和Mojo(未來支(zhi)持)等類Python語言編(bian)(bian)(bian)寫(xie)的(de)(de)高層(ceng)次算子(zi)(zi)庫(ku)，在統一的(de)(de)MLIR多層(ceng)中間方(fang)言實(shi)現(xian)全局的(de)(de)圖優化以及更(geng)優的(de)(de)算子(zi)(zi)融合策略，從而進一步提(ti)(ti)升AI芯(xin)片(pian)的(de)(de)效率。同時(shi)，“大編(bian)(bian)(bian)譯(yi)(yi)器(qi)(qi)”還對平(ping)(ping)臺(tai)相關的(de)(de)runtime進行了(le)平(ping)(ping)臺(tai)無關的(de)(de)抽象(xiang)，從而實(shi)現(xian)從控(kong)制(zhi)器(qi)(qi)代(dai)(dai)碼自動生成、AI加速(su)器(qi)(qi)代(dai)(dai)碼自動生成、控(kong)制(zhi)器(qi)(qi)和AI加速(su)器(qi)(qi)數(shu)據(ju)搬運代(dai)(dai)碼自動生成的(de)(de)功能；并且(qie)因為(wei)只需要維(wei)(wei)護(hu)一套(tao)和平(ping)(ping)臺(tai)無關的(de)(de)高層(ceng)次算子(zi)(zi)庫(ku)（平(ping)(ping)臺(tai)相關的(de)(de)內容(rong)自動由編(bian)(bian)(bian)譯(yi)(yi)器(qi)(qi)產生），讓算子(zi)(zi)庫(ku)的(de)(de)維(wei)(wei)護(hu)變得更(geng)加簡(jian)單(dan)。

兆松科技設計的這(zhe)套(tao)“大編譯(yi)器”在第一階段支持基(ji)于RISC-V架構的AI芯(xin)片（包括數據流芯(xin)片），未(wei)來(lai)會逐步擴展支持非RISC-V架構的AI芯(xin)片。

本次演講主要分享(xiang)兆松科技是如何通過“大編譯器”來解決AI模(mo)型(xing)到(dao)異構系(xi)統端到(dao)端高效適配的問題。

二、論壇完整議程