芯東西（公眾號：aichip001）
作者 | ?ZeR0
編輯 | ?漠影
芯東西4月3日報道，昨夜，二維半導體芯片里程碑式突破登上國際頂級學術期刊Nature：全球首顆二維半導體32位微處理器橫空出世，來自中國團隊！
這項突破由復旦大學集成芯片與系統全國重點實驗室周鵬、包文中聯合團隊實現，成功研制全球首款基于二維半導體材料的32位RISC-V架構微處理器“無(wu)極（WUJI）”。
面對摩爾定律逼近物理極限的挑戰，具有單個原子層厚度的二維半導體是國際公認的破局關鍵。十多年來，國際學術界與產業界已掌握晶圓級二維材料生長技術，成功制造出擁有數百個原子長度、若干個原子厚度的高性能基礎器件。但此前國際上最高的二維半導體數字電路集成度僅為115個晶體管，由奧地(di)利(li)維(wei)也納工業(ye)大學團(tuan)隊在2017年實現。
據復旦大學公眾號發文，“無極”突破二維半導體電子學工程化瓶頸，首次實現5900顆晶體管的集成度，使(shi)我國(guo)在新(xin)一(yi)代芯片材料研制中(zhong)占據先發優(you)勢。
論文題目為《基于二維半導(dao)體的RISC-V 32比特(te)微處理(li)器(qi)》（“A RISC-V 32-Bit Microprocessor Based on Two-dimensional Semiconductors”）。
論文鏈接：//www.nature.com/articles/s41586-025-08759-9
研(yan)究工作得到了科(ke)技部(bu)、國家(jia)自(zi)然科(ke)學基金委、上海市科(ke)委等項(xiang)目的資(zi)助，以及(ji)教育部(bu)創新平臺(tai)的支(zhi)持。
復(fu)旦大(da)學(xue)集成芯片與系統全國(guo)重點實(shi)驗室、浙江紹芯實(shi)驗室（紹興復(fu)旦研(yan)究院(yuan)）、微電子學(xue)院(yuan)周鵬和(he)包(bao)文中為論(lun)文通訊(xun)作(zuo)者，博士生敖明睿、周秀(xiu)誠為論(lun)文共(gong)同(tong)第(di)一作(zuo)者。
據周鵬分(fen)享，在實時信號處理方面，二維半導(dao)體芯片有望適用于物聯網、邊緣算(suan)力、AI推理等(deng)前沿計(ji)算(suan)場景。
一、5900顆晶體管、堪比“豆腐雕花”，實現二維邏輯芯片最大規模驗證紀錄
“如果把制造硅基芯片比作在石頭上雕刻，那么二維芯片就是在一塊豆腐上雕花。”微(wei)電子學院研究(jiu)員(yuan)包(bao)文中打比方說，二維半導體作(zuo)為(wei)一種最薄的(de)半導體形(xing)態，必須采(cai)用更(geng)溫和(he)、精細的(de)工藝方法進行“雕刻”。
由于傳統半導體(ti)的(de)固有局限(xian)性，近年(nian)來對后硅半導體(ti)的(de)追求不斷升級(ji)，這(zhe)些局限(xian)性受到諸(zhu)如漏極誘導的(de)勢壘降(jiang)(jiang)低(di)、界面散射(she)誘導的(de)遷移率下降(jiang)(jiang)以及由半導體(ti)帶寬決定的(de)受限(xian)電流開/關(guan)比等問題的(de)困(kun)擾。
這些挑(tiao)戰(zhan)促使人們(men)尋找(zhao)更先進的材料，原子層厚(hou)度的二維半導體成為(wei)一種潛在的解(jie)決(jue)方案。
經過(guo)十多年的(de)研究進展，晶圓級(ji)增長(chang)和(he)器件制造的(de)最新發展促成了二維半(ban)導體電子(zi)學的(de)突破，但集(ji)成水平仍然局限于幾百個晶體管。
復旦團隊經過五年攻關，將芯片從陣列級或單管級推向系統級集成，基于二維半導體材料（二硫化鉬MoS2）制造出32位RISC-V架構微處理器“無極（WUJI）”，通過自主創新的特色集成工藝，以及開源簡化指令集計算架構（RISC-V），集成5900顆晶體管，在國際上實現二維邏輯芯片最大規模驗證紀錄。
要將原子級精(jing)密元(yuan)件組裝成完整(zheng)的集成電路系(xi)統，受制(zhi)于(yu)工藝精(jing)度(du)與規模勻性的協同(tong)良率控制(zhi)。
為了配合硅(gui)集成(cheng)(cheng)電路(lu)的發展，復旦團隊(dui)優化(hua)了二維邏輯(ji)電路(lu)的工(gong)藝流程和設計，通過(guo)柔性等(deng)離子（Plasma）處理技術等(deng)低能量工(gong)藝，對二維半(ban)導(dao)體表面進行加工(gong)，從而避(bi)免(mian)了高能粒(li)子對材(cai)料造成(cheng)(cheng)的損害，充分發揮出二維半(ban)導(dao)體的優勢，也確保芯片質量。
反相器的良率直接反映了整個芯片的質量。本項研究中的反相器良率高達99.77%，具備單級高增益和關態超低漏電等優異性能。
復旦團隊(dui)制造了900個(ge)反(fan)相(xiang)器(qi)陣列(lie)，每個(ge)陣列(lie)包含30×30個(ge)反(fan)相(xiang)器(qi)。經(jing)嚴格(ge)測試，其中898個(ge)反(fan)相(xiang)器(qi)的邏(luo)輯功(gong)能完好無損，翻(fan)轉(zhuan)電壓和爭議值都非(fei)常理想(xiang)，領先于(yu)同類研究。
▲將(jiang)ENIAC和Intel 4004以及(ji)無極(ji)誕生年實現(xian)了加法上的運算聯系
二、用AI for Science篩選最優工藝參數組合：原子級界面精準調控+全流程AI算法優化
二維半導體芯片制作涉及上百道工(gong)(gong)藝，每步工(gong)(gong)藝之間存在(zai)相(xiang)互影響，研發工(gong)(gong)藝參(can)數(shu)(shu)的(de)(de)復(fu)雜性遠超(chao)傳統硅基工(gong)(gong)藝，這些工(gong)(gong)藝參(can)數(shu)(shu)變(bian)量聯立(li)起來的(de)(de)組(zu)合(he)幾乎是天文數(shu)(shu)字。
最新(xin)研(yan)究成果建立于復旦(dan)團隊此前(qian)一項探討采用機器(qi)學習方(fang)法優化工藝參數的研(yan)究基(ji)礎之上（曾(ceng)于2021年在Nature子刊Nature Communications）上發表(biao)。
論文鏈接：//www.nature.com/articles/s41467-021-26230-x
復旦團隊在前期積累了大量工藝參數，讓AI計算出最佳工藝配方。通過“原子級界面精準調控+全流程AI算法優化”的(de)雙引擎，該團隊實現了從材料生長到(dao)集成(cheng)工藝(yi)的(de)精(jing)準控制(zhi)，在短時間(jian)內篩(shai)選出最優(you)的(de)工藝(yi)參數組合，大(da)(da)大(da)(da)提高了實驗效(xiao)率(lv)。
通過嚴格的自動化測試設備測試，團隊驗證了在1kHz時鐘頻率下，千門級芯片可以串行實現37種32位RISC-V指令，滿足32位RISC-V整型指令集（RV32I）要求。其集成工藝優化程度和規模化電路的驗證結果，均達到了國際同期最優水平。
論文共同第一作(zuo)者(zhe)、微電子學院(yuan)直博生周秀誠說，這表明“無極”不(bu)僅可以進行簡(jian)單的(de)邏輯運(yun)算，還能執行復雜的(de)指令集。
結語：開源架構+兼容工藝，全鏈條自主研發達到國際領先水平
當前，國際上對二(er)維半(ban)導體(ti)的研究仍(reng)在起步(bu)階段，尚未實現大規模應用。根據(ju)復(fu)旦大學公眾號文章，本次成(cheng)果(guo)意味(wei)著中國有(you)機會在二(er)維半(ban)導體(ti)材(cai)料上取得領先優勢(shi)。
復旦大學微電(dian)子學院研究員韓軍在本次工作中負責(ze)RISC-V架構(gou)(gou)(gou)設計(ji)，他(ta)談(tan)到(dao)開(kai)源指令集架構(gou)(gou)(gou)RISC-V的優勢是對(dui)接全(quan)球(qiu)技術標(biao)準(zhun)且無(wu)需依(yi)賴封閉架構(gou)(gou)(gou)，未來可自(zi)主構(gou)(gou)(gou)建用戶生態，不受制于國外廠商的架構(gou)(gou)(gou)和IP專利。
在該團隊開發的二維半導體集成工藝中，70%左右的工(gong)序(xu)可直接沿用現有硅基產(chan)線成熟技術，核心(xin)的二維特色工(gong)藝也(ye)已(yi)構建(jian)包含20余項工(gong)藝發明專(zhuan)(zhuan)利，結(jie)合專(zhuan)(zhuan)用工(gong)藝設(she)備的自主技術體系，為產(chan)業化落地鋪(pu)平道路。
下(xia)一(yi)步，復(fu)旦(dan)團隊將(jiang)進一(yi)步提高芯片集成(cheng)度，尋找并搭建穩定的工藝平臺(tai)，為未來開發具體的應用產(chan)品打下(xia)基礎。
來源：復旦大學，Nature
