芯東西（公眾號：aichip001）
編譯 | ?ZeR0
編輯 | ?漠影
芯東(dong)西4月(yue)24日報(bao)道，臺積電今日在(zai)北美技術研討會上(shang)發布(bu)了其(qi)下一(yi)代前沿邏輯工藝技術A14（1.4nm）。A14計劃(hua)于2028年投產(chan)，開發進展順利(li)，良率表(biao)現優于預期進度，支持背面供電的升級版A14將在(zai)2029年推出。
同時，臺積電首次推出全新邏輯工藝、特殊工藝、先進封裝和3D芯片堆疊技術。其中SoW-X技術可構建晶圓級大小的系統，能將至少16個大型計算芯片、內存芯片、快速光互連和新技術整合在有如餐盤大小的基板上，為芯片提供數千瓦的功率，計算能力有望達到現有CoWoS解決方案的40倍。
相較之下，英偉(wei)達目前的旗艦GPU由兩(liang)顆芯(xin)片拼(pin)接而(er)成，預計2027年推(tui)出(chu)的Rubin Ultra GPU由4顆芯(xin)片拼(pin)接而(er)成。
臺積電宣(xuan)布(bu)將在美國亞利桑(sang)那州晶圓廠(chang)附近新建兩座(zuo)(zuo)工廠(chang)，未(wei)來將規劃(hua)6座(zuo)(zuo)晶圓廠(chang)、2座(zuo)(zuo)封裝廠(chang)及1座(zuo)(zuo)研(yan)發中心，擴(kuo)大在美國的生(sheng)產。
此外，該公司(si)透露其在(zai)2024年第四季度開始生產基于性(xing)能(neng)增強(qiang)型(xing)N3P（第三代3nm級）工(gong)藝技(ji)術的(de)芯(xin)片(pian)。N3X芯(xin)片(pian)預計將于今年下(xia)半(ban)年量產。與(yu)N3P相比(bi)，N3X有(you)望在(zai)相同功(gong)率下(xia)將最大性(xing)能(neng)提高5%，或在(zai)相同頻率下(xia)將功(gong)耗降低(di) 7%，并支持高達1.2V的(de)電(dian)壓。
臺積電還(huan)曬(shai)出一(yi)張人形機器人圖，標注了所需的(de)各種先進芯片(pian)。將這些芯片(pian)集成到高密度(du)、高能效的(de)封裝中的(de)能力至關重(zhong)要。
一、A14工藝量產已近：功耗降30%，啟用NanoFlex Pro
臺積電透露，新A14工藝將采用第二代GAAFET nanosheet晶體管，并將通過將其NanoFlex標準單元架構升級為NanoFlex Pro技術，提供更高的性(xing)能、能效和設計靈(ling)活性(xing)。
與即將于今年晚些時候量產的2nm級N2工藝相比，A14將在相同功耗下速度提升15%，或在相同速度下功耗降低30%，同時邏輯密度將提升20%以上。
NanoFlex Pro是一種設(she)計技術協同優化（DTCO）技術，讓設(she)計人員能夠以非常靈活(huo)的(de)方式(shi)設(she)計產品，通過微調晶體管配置，以實現(xian)針對特定應(ying)用或工作負載的(de)最佳功率、性(xing)能和面(mian)積（PPA）。這項技術將于2028年投入生產，首個版(ban)本沒(mei)有背(bei)面(mian)供電。
臺(tai)積電(dian)計(ji)劃在(zai)2029年推出支持超級電(dian)源(yuan)軌（SPR）背面供(gong)電(dian)的A14。該(gai)公司尚(shang)未透露該(gai)制程(cheng)技術的具體名稱(cheng)，但(dan)按照臺(tai)積電(dian)的傳(chuan)統(tong)命名法，可以推測(ce)它可能會被稱(cheng)為A14P。預計(ji)A14將在(zai) 2029年之后推出其(qi)最高性(xing)能版(ban)本(ben)（A14X）和成本(ben)優化版(ban)本(ben)（A14C）。
由(you)于(yu)A14是一個(ge)全新(xin)節點，因此與N2P（利用 N2 IP）以(yi)及A16（采用背面供電的(de)(de) N2P）相比(bi)，它(ta)將需要新(xin)的(de)(de)IP、優化和EDA軟件。
▲臺(tai)積電公布(bu)的芯片密度(du)反映了“混合”芯片密度(du)，包括50%邏輯(ji)、30% SRAM和(he)20%模擬。**面(mian)積相(xiang)同、速(su)度(du)相(xiang)同。（圖源：Tom’s Hardware）
臺積電(dian)16A是SPR的首個版本，采(cai)用背面供電(dian)。SPR旨在(zai)針(zhen)對AI/HPC 設計，改進(jin)信號路由和功(gong)率傳輸。A16有望于2026年下半年投入生產。與N2P相(xiang)比，A16在(zai)相(xiang)同功(gong)率下速度(du)提升(sheng)8-10%，在(zai)相(xiang)同速度(du)下功(gong)耗降低(di)15-20%。
與A16、N2、N2P不同，A14沒有(you)SPR背面供電網絡（BSPDN），能夠瞄準(zhun)那些(xie)無(wu)法從(cong)BSPDN獲得實際(ji)優(you)勢的應用，但(dan)這(zhe)需(xu)要額(e)外成本。
許多客戶(hu)端、邊緣(yuan)和專業應用可(ke)(ke)以利用臺(tai)積電第二(er)代(dai)GAA nanosheet晶(jing)體管帶來的(de)額外性能、更低功(gong)耗和晶(jing)體管密度。這些應用不(bu)需(xu)(xu)要密集(ji)的(de)電源布線(xian)，傳統的(de)正面供電網(wang)絡即可(ke)(ke)滿足需(xu)(xu)求。
臺積電計劃在2028年投產基于A14工藝技術的芯片。考慮到A16和N2P將于2026年下半年（即2026年年底）開始大規模生產，芯片將于2026年上市，Tom’s Hardware推測A14的目標生產時間是2028年上半年，進而有望(wang)滿足下半年推出的客戶應用需(xu)求。
二、一大波新制程和封裝技術首發，專攻HPC、手機、汽車、物聯網
除了A14之外，臺積電首次推出新的邏輯工藝、特殊工藝、先進封裝和3D芯片堆疊技術，為高性(xing)能計算（HPC）、智能手機、汽車和(he)物聯網（IoT）等廣泛的(de)技術平臺做(zuo)出貢獻。這些產品(pin)旨在為客戶提(ti)供一整套(tao)互聯技術，以(yi)推動其產品(pin)創(chuang)新，包括：
1、高性能計算
臺積電持續推進其CoWoS技術，以滿足AI對更多邏輯和高帶寬內存（HBM）的持續需求。該公司計劃于2027年實現9.5英寸reticle尺寸CoWoS的量產，將(jiang)12個或更多HBM堆棧與(yu)臺積電領先的邏輯技術集成在一個封裝中。
繼2024年展示其晶圓上系統（TSMC-SoW）技術后，臺積電又推出了基于CoWoS的產品SoW-X，旨在創建一個晶圓大小的系統，其計算能力是現有CoWoS解決方案的40倍。量產(chan)計劃于(yu)2027年(nian)實現。
臺積電提供一系列解決方案，以增強其邏輯技術的計算能力和效率。這些解決方案包括與臺積電緊湊型通用光子引擎（COUPE）的硅光子集成、用于HBM4的N12和N3邏輯基片，以及用于AI的全新集成電壓調節器（IVR），與電路板上單獨的電源管理芯片相比，其垂直功率密度提高了5倍。
2、手機
臺積電正利用其新一代射頻技術N4C RF，支持邊緣設備上的AI及其對高速、低延遲無線連接的需求，以傳輸海量數據。與N6RF+相比， N4C RF的功耗和面積減少了30%，非常適合將更(geng)多數字內容封裝到(dao)射頻片上系統(tong)（RF）設計中，以滿足WiFi-8和AI功能(neng)豐富的(de)真無線立體聲等新興標準的(de)要求。該(gai)技術計劃(hua)于2026年第一季度(du)投入風險生(sheng)產。
3、汽車
高級駕駛輔助系統（ADAS）和自動駕駛汽車（AV）對計算能力提出了嚴苛的要求，同時又不犧牲汽車級的質量和可靠性。臺積電正以先進的N3A工藝滿足(zu)客戶需求(qiu)，該(gai)工藝(yi)已(yi)通過AEC-Q100一級認(ren)證的(de)最終階段(duan)，并持續改(gai)進(jin)缺(que)陷(xian)，以滿足(zu)汽(qi)車(che)百萬分率(lv) （DPPM）的(de)要求(qiu)。N3A工藝(yi)已(yi)開始(shi)應用于汽(qi)車(che)生產，為未來軟件定義汽(qi)車(che)注(zhu)入了全(quan)套技術。
4、物聯網
隨著日常電子產品和家用電器紛紛采用AI功能，物聯網應用正在承擔更繁重的計算任務，同時電池續航能力依然捉襟見肘。臺積電此前宣布的超低功耗N6e工藝現已投入生產，正瞄準N4e工藝，繼續突破未來邊緣AI的(de)能效(xiao)極(ji)限。
結語：臺積電加緊研發，邁向埃米時代
A14代表了(le)臺積(ji)電業界(jie)領先的N2工藝的重大(da)進步，旨(zhi)在通過提供更快的計算速(su)度和更高的能效來推動AI轉(zhuan)型。它還有望提升(sheng)智能手機的內置AI功能。
臺(tai)積電董(dong)事(shi)長兼CEO魏(wei)哲家博士(shi)談道，臺(tai)積電的技術領導力和(he)(he)卓越的制造能(neng)力，為客(ke)戶們提供了可靠的創新路線圖。臺(tai)積電的前(qian)沿(yan)邏輯技術是(shi)連接(jie)物理世(shi)(shi)界和(he)(he)數字世(shi)(shi)界的全面解決方(fang)案的一部分，旨在釋放(fang)客(ke)戶的創新潛能(neng)，推動AI的未來發展。
臺積電業務開(kai)發資深副總裁張曉(xiao)強透露，隨(sui)著AI快速發展(zhan)，設計大型AI芯片的(de)公司(si)成為最快導入新制程(cheng)技術(shu)的(de)客(ke)戶(hu)，帶動先進制程(cheng)持續成長。他(ta)預期(qi)全球半導體產業年產值(zhi)將能夠在2030年前突破1萬億美元，但面(mian)對美國近(jin)期(qi)加征(zheng)關(guan)稅、AI泡沫化等疑(yi)慮，投資人仍(reng)須謹慎觀察。
受益于AI發展對算力需求的(de)一路(lu)走高，以及在先進(jin)制程、先進(jin)封裝上的(de)技術和量產優勢，臺積(ji)電正(zheng)在領跑2nm制程競賽，蘋果、AMD很可能是首(shou)批(pi)客戶。前不久AMD也(ye)確(que)認其Zen 6 Venice服務(wu)器芯(xin)片將采用N2工藝(yi)節點(dian)制造(zao)。另(ling)據臺媒報道，英(ying)特(te)爾(er)已向臺積(ji)電訂購(gou)N2。英(ying)偉達和聯發科預計也(ye)將是臺積(ji)電先進(jin)制程的(de)大(da)客戶。
除了備受關(guan)注的2nm級工藝(yi)外，未來幾個(ge)季度上市(shi)的多數電腦(nao)、平板電腦(nao)及手機芯片將(jiang)采用臺積電3nm級工藝(yi)技術制造(zao)。
來(lai)源(yuan)：臺積電，SemiWiki，Tom’s Hardware
